Scheda di sviluppo Rockchip RV1126 Scheda madre IPC RV1109 Kit di sviluppo software SDK AI vcan1748

1. SOCRV1126, Pin to Pin compatibile con RV1109;

2. DDR3L (Samsung K4B4G1646E BCNB)

Un BCNB DDR3 K4B4G1646E da 4G bit è collegato alla parte anteriore e posteriore dell'intera scheda, con un totale di DDR3 da 8Gbit;

3. SPI Nand Flash:

La versione A è dotata di 2G bit SPI Nand Flash XT26G02AWSEGA

La versione B è dotata di 4G bit SPI Nand Flash XT26G04AWSEGA

4. FISICA RMII (RTL8201F)

5. Codec (ES8311)

6.Trasformatore (Trasformatore di isolamento di rete MS10232ANL)

Perno1	VCC5V0_OTG
Perno2	OTG_DM
Perno3	OTG_DP
Perno4	TERRA

9.Ethernet&Jack di potenza

Perno1	TX+	Perno6	RX-
Perno2	Texas-	Perno7	POE78
Perno3	RX+	Perno8	POE78
Perno4	POE45	Perno9	TERRA
Perno5	POE45	Perno10	VCC12V_DCIN

10. Connettore audio

Perno1	LED1/PHIAD1
Perno2	LED0/PHIAD0
Perno3	RESET
Perno4	MICP
Perno5	TERRA
Perno6	LINE_OUT

Specifiche della vista posteriore

1.DDR3L (Samsung K4B4G1646E BCNB)

Una DDR3 da 4Gbit è collegata alla parte anteriore e posteriore dell'intera scheda, con un totale di 8G bit;

2.Connettore MIPI DSI

Perno1	IRQ	Perno11	MIPI_DSI_D3N
Perno2	PWR_EN	Perno12	MIPI_DSI_D3P
Perno3	RST	Perno13	MIPI_DSI_D0N
Perno4	I2C3_SDA	Perno14	MIPI_DSI_D0P
Perno5	I2C3_SCL	Perno15	TERRA
Perno6	TERRA	perno16	MIPI_DSI_CLKN
Perno7	MIPI_DSI_D2P	Perno17	PUBLIC_DSI_CLKP
Perno8	MIPI_DSI_D2N	Perno18	TERRA
Perno9	MIPI_DSI_D1P	Perno19	VCC_12V
Perno10	MIPI_DSI_D1N	Perno20	VCC_12V

3.Connettore MIPI CSI

Perno1	VCC3V3_SYS	Perno21	MIPI_CSI_RX0_D1N
Perno2	VCC3V3_SYS	Perno22	MIPI_CSI_RX0_D0P
Perno3	SPI0_CLK	Perno23	MIPI_CSI_RX0_D0N
Perno4	LED_PWM	Perno24	TERRA
Perno5	SPI0_CS0N	Perno25	MIPI_CSI_CLK0
Perno6	SPI0_MISO	Perno26	TERRA
Perno7	SPI0_MOSI	Perno27	PWM8
Perno8	I2C1_SDA	Perno28	IRC_AIN
Perno9	I2C1_SCL	Perno29	PWM11
Perno10	MIPI_RX0_PDN	Perno30	PWM9
Perno11	MIPI_RX0_RST	Perno31	IRC_BIN
Perno12	TERRA	Perno32	ZOOM_IT
Perno13	MIPI_CSI_RX0_CLKP	Perno33	PWM10
Perno14	MIPI_CSI_RX0_CLKN	Perno34	P-IRIS_IT
Perno15	TERRA	Perno35	FOCUS_IT
perno16	MIPI_CSI_RX0_D2P	Perno36	ADC_IN
Perno17	MIPI_CSI_RX0_D2N	Perno37	TERRA
Perno18	MIPI_CSI_RX0_D3P	Perno38	VCC_1V8
Perno19	MIPI_CSI_RX0_D3N	Perno39	VCC_12V
Perno20	MIPI_CSI_RX0_D1P	Perno40	VCC_12V

4.Connettore funzione

Perno1	HOST_DM	Perno14	SDMMC0_D0
Perno2	HOST_DP	Perno15	SDMMC0_CLK
Perno3	TERRA	perno16	SDMMC0_D3
Perno4	TERRA	Perno17	RS485_CTL
Perno5	ALLARME_IN	Perno18	UART3_RX_485
Perno6	SDMMC0_DET	Perno19	UART3_TX_485
Perno7	ALLARME_OUT	Perno20	TERRA
Perno8	SDMMC0_PWREN	Perno21	VCC_12V
Perno9	SDMMC0_D2	Perno22	VCC_12V
Perno10	USB_PWREN	Perno23	POE45
Perno11	SDMMC0_CMD	Perno24	POE78
Perno12	TERRA	Perno25	POE36
Perno13	SDMMC0_D1	Perno26	POE12

 

 

1.1 Panoramica
RV1126 è un SoC processore di visione ad alte prestazioni per IPC/CVR, soprattutto per le applicazioni legate all’intelligenza artificiale. Si basa su un core quad-core ARM Cortex-A7 a 32 bit che integra NEON e FPU. Sono disponibili una I-cache da 32 KB e una D-cache da 32 KB per ciascun core e una cache L2 unificata da 512 KB. La NPU integrata supporta il funzionamento ibrido INT8/INT16 e la potenza di calcolo arriva fino a 2,0TOP. Inoltre, con la sua forte compatibilità, i modelli di rete basati su una serie di framework come TensorFlow/MXNet/PyTorch/Caffe possono essere facilmente convertiti.<fratello>
RV1126 introduce anche un ISP da 14 megapixel di nuova generazione totalmente basato su hardware (processore del segnale di immagine) e post-processore. Implementa molti acceleratori di algoritmi solitamente utilizzati in IPC e CVR, come l'HDR, 3Una funzione (AE, DI, AWB), LSC, 3DNR, 2DNR, affilatura, dieci, correzione fish-eye, correzione gamma, rilevamento dei punti caratteristici e così via. Sono tutti elaborazioni in tempo reale. Collaborare con due MIPI CSI (o LVDS/SubLVDS) e un DVP (BT.601/BT.656/BT.1120) interfaccia, gli utenti possono creare un sistema da cui ricevere dati video 3 sensori della fotocamera contemporaneamente.
Il codificatore video integrato nell'RV1126 supporta la codifica UHD H.265/H.264. Supporta anche la codifica multi-stream, fino a un 4Kp30 e uno 1080p30 simultanei. Con l'aiuto di questa funzione, il video della telecamera può essere codificato con una risoluzione più elevata e archiviato nella memoria locale e trasferito contemporaneamente su un altro video a risoluzione inferiore nell'archivio cloud. Il decoder video H.264/H.265 in RV1126 supporta 4Kp30 per H.264 e H.265.
In aggiunta al precedente blocco multimediale ad alte prestazioni, RV1126 contiene anche un audio ricco, memoria, e altre interfacce periferiche come I2C, SPI, PWM, e così via. Questi possono aiutare gli utenti ad aggiungere più sensori o altre periferiche all'intero sistema per migliorare la flessibilità e l'espandibilità.
RV1126 è dotato di DRAM esterna ad alte prestazioni (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133) in grado di sostenere larghezze di banda di memoria impegnative.
1.2 Caratteristiche
Le funzionalità elencate di seguito, che potrebbero essere presenti o meno in un prodotto reale, potrebbero essere soggette ai requisiti di licenza di terze parti. Si prega di contattare Rockchip per le configurazioni effettive delle funzionalità del prodotto e i requisiti di licenza.
1.2.1 Processore dell'applicazione
 Quad-Core Cortex-A7
 Implementazione completa del set di istruzioni dell'architettura ARM v7-A, ARM Neon Avanzato SIMD
 Neon e FPU integrati separatamente
 I-Cache L1 da 32 KB e D-cache L1 da 32 KB per CPU Cortex-A7
 Cache L2 unificata da 512 KB per Quad-Core Cortex-A7
 Tecnologia TrustZone supportata
 Domini di alimentazione separati per il sistema core della CPU per supportare l'interruttore di alimentazione interno e l'accensione/spegnimento esterno in base al diverso scenario applicativo
PD_CPU0: 1st Corteccia-A7 + Neon + FPU + Cache I/D L1
PD_CPU1: 2e Corteccia-A7 + Neon + FPU + Cache I/D L1
PD_CPU2: 3terza Corteccia-A7 + Neon + FPU + Cache I/D L1
PD_CPU3: 4esima Corteccia-A7 + Neon + FPU + Cache I/D L1
 Un dominio di tensione isolato per supportare DVFS
1.2.2 Interfaccia di ingresso video
 Interfaccia e processore di ingresso video
 Due interfacce MIPI CSI/LVDS/SubLVDS, 4 corsie ciascuna, La velocità dati massima MIPI CSI è 2,5 Gbps/corsia, La velocità dati massima LVDS/SublVDS è 1 Gbps/corsia
 Su interfaccia DVP standard a 8/10/12/16 bit, dati in ingresso fino a 150 MHz
 Supporta le interfacce BT.601/BT.656 e BT.1120 VI
 Supporta la polarità di pixel_clk、hsync、vsync configurabile
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
ISP
 La risoluzione massima è 14Mpixel(4416×3312)
 Ingresso DVP: ITU-R BT.601/656/1120 con raw8/raw10/raw12/raw16, YUV422
 Ingresso MIPI: Corsia dati RX x1/x2/x4, raw8/raw10/raw12, YUV422
 3A: includere AE/istogramma, DI, Output delle statistiche AWB
FPN: Risolto il problema con la rimozione del rumore del pattern
BLC: Correzione del livello del nero
 DPCC: Correzione del cluster di pixel con difetti statici/dinamici
LSC: Correzione dell'ombreggiatura delle lenti
Bayer NO: De-rumore grezzo Bayer, 2DNR
HDR: 3-/2-Unione dei fotogrammi nella gamma dinamica elevata
 TMO: 3-/2-Unione fotogrammi Mappatura toni video
 WDR: Mappatura dei toni ad ampia gamma dinamica di un frame
 Debayer: Demosaico adattivo avanzato con correzione dell'aberrazione cromatica
 CCM/CSM: Matrice di correzione del colore; RGB2YUV ecc.
 Gamma: Correzione gamma out
 Defoschia/Migliora: Dehaze automatico e miglioramento dei bordi
 3DLUT: 3Tavolozza dei colori D-Lut per il cliente
LDCH: Distorsione dell'obiettivo in direzione orizzontale
 Scala di uscita*3: supporto del livello di riduzione del livello*3(W0&lt;3264; W1&lt;1280; W2&lt;1280)
 Scala di uscita*2: supporto del livello di riduzione*2(W0&lt;1920; W1&lt;1920)
 Uscita (FBC): supporta YUV422/420 con compressione frame buffer
 3DNR: Riduzione avanzata del rumore temporale in YUV
 2DNR: Riduzione avanzata del rumore spaziale in YUV
 Nitido: Nitidezza dell'immagine &amp; Miglioramento dei bordi in YUV
 ORB: Orientato Veloce e Ruotato BRIEF, un metodo di rilevamento dei punti caratteristici
 FEC: la maggiore distorsione dell'obiettivo e la correzione Fish Eye
CGC: Compressione della gamma di colori, Conversione gamma completa/gamma limite YUV
1.2.3 CODEC video
 Decodificatore video
 Decodifica in tempo reale di H.264 e H.265
 Profilo Main e Main10 per H.265, fino al livello 5.0 e 4096×2304@30fps
 Linea di base, principale, alto, alto10 e alto 4:2:2(senza MBAFF), fino al livello 5.1 e 4096×2304@30fps
 Codificatore video
 Codifica video UHD H.265/H.264 in tempo reale
 Frame I/P e riferimento SmartP.
 Modalità di controllo della velocità a cinque bit (CBR, VBR, CorrezioneQp, AVBR, e QpMap)
 Fino a 100 Velocità in bit in uscita Mbit/s
 Supporta il ROI(nessun limite) codifica;
 Alto profilo per H.264, fino al livello 5.1 e 4096×2304@30fps
 Profilo principale per H.265, fino al livello 5.0 e 4096×2304@30fps
 Supporta la codifica multi-stream
 3840 x2160 a 30 fps + 1080codifica p@30 fps
 3840 codifica x 2160@30 + 3840 Decodifica x 2160 a 30 fps
 Formato dei dati di input:
YCbCr 4:2:0 planare
YCbCr 4:2:0 semiplanare
 YCbYCr 4:2:2
 CbYCrY 4:2:2 intercalato
 RGB444 e BGR444
 RGB555 e BGR555
 RGB565 e BGR565
 RGB888 e BRG888
 RGB101010 e BRG101010
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
 Un dominio di tensione isolato per supportare DVFS
1.2.4 CODEC JPEG
 Codificatore JPEG
 Linea di base (DCT sequenziale)
 Le dimensioni dell'encoder vanno da 96×96 a 8192×8192(67Mpixel)
 Fino a 90 milioni di pixel al secondo
 Decodificatore JPEG
 Le dimensioni del decodificatore vanno da 48×48 a 8176×8176(66.8Mpixel)
 Fino a 76 milioni di pixel al secondo
1.2.5 Unità di processo neurale
 Motore di accelerazione della rete neurale con prestazioni di elaborazione fino a 2.0 TOP
 Supporta numeri interi 8, intero 16 operazione di convoluzione
 Supportare strutture di deep learning: TensorFlow, TF-lite, Pitorcia, Caffè, ONNX, MXNet, Difficile, Rete oscura
 Supporta l'API OpenVX
 Un dominio di tensione isolato per supportare DVFS
1.2.6 Organizzazione della memoria
 Memoria interna su chip
 BootRom
 SYSTEM_SRAM nel dominio della tensione di VD_LOGIC
 PMU_SRAM nel dominio della tensione di VD_PMU per applicazioni a basso consumo
 Memoria esterna off-chip
 DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133①
 Flash SPI
 eMMC
 Scheda SD
 Nand Flash asincrono
1.2.7 Memoria interna
 BootRom interno
 Supporta l'avvio del sistema dal seguente dispositivo:
 Interfaccia FSPI Flash
 Interfaccia eMMC
 Interfaccia SDMMC
 Interfaccia Nand asincrona
 Supporta il download del codice di sistema tramite la seguente interfaccia:
Interfaccia USB OTG (Modalità dispositivo)
 SISTEMA_SRAM
 Dimensioni: 64KB
 PMU_SRAM
 Dimensioni: 8KB
1.2.8 Memoria esterna o dispositivo di archiviazione
 Interfaccia di memoria dinamica (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133)
 Compatibile con gli standard JEDEC
 Compatibile con DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
 Supporta larghezza dati a 32 bit, 2 ranghi (selezione del chip), spazio di indirizzamento massimo di 4 GB per rango, lo spazio di indirizzamento totale è di 4 GB (massimo)
 Modalità a basso consumo, come lo spegnimento e l'aggiornamento automatico per SDRAM
 Interfaccia eMMC
 Compatibile con l'interfaccia iNAND standard
 Compatibile con le specifiche eMMC 4.51
 Supporta tre larghezze di bus dati: 1-morso, 4-bit o 8 bit
 Supporta fino a HS200; ma non supporta la coda CMD
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
 Interfaccia SD/MMC
 Compatibile con SD3.0, MMC ver4.51
 La larghezza del bus dati è 4 bit
 Interfaccia flash seriale flessibile(FSPI)
 Supporta il trasferimento di dati da/a dispositivo flash seriale
 Supporto x1, x2, Modalità x4 bit di dati
 Supporto 2 selezione dei chip
 Interfaccia Nand Flash
 Supporta flash Nand asincrono
 La larghezza del bus dati è 8 bit
 Supporto 1 selezione del chip
 Supporta LBA nand flash
 ECC hardware fino a 16 bit/1 KB
 Supporta tempistiche dell'interfaccia configurabili
1.2.9 Componente di sistema
 MCU RISC-V
 Core del microcontrollore a 32 bit con RISC -V ISA
 Architettura di Harvard, Istruzioni separate, e memorie dati
 Il set di istruzioni è RV32I con estensioni M e C
 Controller di interrupt programmabile integrato (IPIC), Tutto 123 Le linee IRQ collegate al GIC per Cortex-A7 si collegano anche all'MCU RISC –V
 Controller di debug integrato con interfaccia JTAG
CRU (orologio &amp; ripristinare l'unità)
 Supporta il controllo del clock gating per i singoli componenti
 Un oscillatore con ingresso clock da 24 MHz
 Supporta il controllo soft-reset globale per l'intero chip, anche soft-reset individuale per ciascun componente
 PMU (unità di gestione dell'energia)
 Supporto 5 domini di tensione separati VD_CORE/VD_LOGIC/VD_PMU/VD_NPU/VD_VEPU
 Supporto 14 domini di potere separati, che può essere acceso/spento tramite software in base a diverse scene applicative
 Molteplici modalità di lavoro configurabili per risparmiare energia tramite diverse frequenze o controllo automatico del clock o controllo di accensione/spegnimento del dominio di alimentazione
 Temporizzatore
 Supporto 6 64bit-timer con funzionamento basato su interrupt per applicazioni non sicure
 Supporto 2 64bit-timer con funzionamento basato su interruzioni per un'applicazione sicura
 Supporta due modalità operative: conteggio a esecuzione libera e definito dall'utente
 Supporta lo stato di lavoro del timer controllabile
PWM
 Supporto 12 PWM su chip (PWM0~PWM11) con il funzionamento basato su interrupt
 Il funzionamento programmabile pre-scalato sull'orologio del bus e poi ulteriormente scalato
 Funzione timer/contatore integrata a 32 bit
 Supporta la modalità di acquisizione
 Supporta la modalità continua o la modalità one-shot
 Fornisce la modalità di riferimento ed emette varie forme d'onda del ciclo di lavoro
 Ottimizzato per applicazioni IR per PWM3, PWM7, e PWM11
 Cane da guardia
 Contatore watchdog a 32 bit
 Il contatore esegue il conto alla rovescia da un valore preimpostato a 0 per indicare il verificarsi di un timeout
 WDT può eseguire due tipi di operazioni quando si verifica il timeout:
 Genera un ripristino del sistema
 Primo, generare un'interruzione e se questa non viene cancellata dalla routine di servizio nel momento in cui si verifica un secondo timeout, generare un ripristino del sistema
 Durata dell'impulso di ripristino programmabile
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
 Totalmente 16 intervalli definiti del periodo di timeout principale
 Un watchdog per applicazioni non sicure
 Un watchdog per un'applicazione sicura
 Interrompere il controller
 Supporto 128 L'interruzione SPI genera input da diversi componenti
 Supporto 16 interruzioni attivate dal software
 Due uscite di interruzione (nFIQ e nIRQ) separatamente per ciascun Cortex-A7, entrambi sono sensibili a basso livello
 Supporta diverse priorità di interruzione per ciascuna sorgente di interruzione, e sono sempre programmabili tramite software
DMAC
 DMA basato sulla programmazione di microcodici
 La funzione DMA dell'elenco collegato è supportata per completare il trasferimento scatter-gather
 Supporta tipi di trasferimento dati con memoria a memoria, memoria-periferica, periferica-memoria
 Segnala il verificarsi di vari eventi DMA utilizzando i segnali di uscita di interruzione
 Un controller DMA integrato per il sistema
 Funzionalità DMAC:
 Supporto 8 canali
 27 richieste hardware dalle periferiche
 2 interrompe l'uscita
 Supporta la tecnologia TrustZone e lo stato sicuro programmabile per ciascun canale DMA
 Sistema sicuro
 Motore di cifratura
 Supporta la crittografia SM2/SM3/SM4
 Supporta SHA-1, SHA-256/224, SHA-512/384, e MD5 con imbottitura hardware
 Voce dell'elenco dei collegamenti di supporto (LLI) Trasferimento DMA
 Supporta la crittografia AES-128 AES-256 &amp; decifrare la cifra
 Supporta la modalità AES ECB/CBC/OFB/CFB/CTR/CTS/XTS
 Supporto DES &amp; Crittografia TDES &amp; decifrare la cifra
 Supporta la modalità DES/TDES ECB/CBC/OFB/CFB
 Supporto fino a 4096 bit Operazioni matematiche PKA per RSA/ECC
 Supporta la configurazione fino a 8 canali
 Supporto Fino a 256 bit di uscita TRNG
 Supporta la codifica dei dati per tutti i tipi di DDR
 Supporta OTP sicuro
 Supporta il debug sicuro
 Supporta il sistema operativo sicuro
 Cassetta postale
 Una casella di posta nel SoC per servire la comunicazione MCU A7 e RISC-V
 Supporta quattro elementi della casella di posta per casella di posta, ogni elemento include una parola dati, un registro delle parole di comando, e un bit flag che può rappresentare un'interruzione
 Fornire 32 bloccare i registri che il software può utilizzare per indicare se la casella di posta è occupata
 BAMBINI
 Supporto per la decompressione dei file GZIP
 Supporto per la decompressione di file LZ4, inclusa la struttura generale del formato frame LZ4 e il formato frame legacy.
 Supporto per la decompressione dei dati nel formato Deflate
 Supporto per la decompressione dei dati in formato ZLIB
 Supporta l'output completo di interrupt e di interrupt di errore
 Supporta il controllo Hash32 nel processo di decompressione LZ4
 Supporta la funzione di dimensione limite dei dati decompressi per impedire che la memoria venga distrutta intenzionalmente durante il processo di decompressione
 Software di supporto per interrompere il processo di decompressione
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
1.2.10 Motore grafico
 Motore grafico 2D (RGA):
 Formati sorgente:
ABGR8888, XBGR888, ARGB8888, XRGB888
 RGB888, RGB565
 RGBA5551, RGBA4444
 YUV420 planare, YUV420 semiplanare
 YUV422 planare, YUV422 semiplanare
 YUV 10 bit per YUV420/422 semiplanare
 BPP8, BPP4, BPP2, BPP1
 Formati di destinazione:
ABGR8888, XBGR888, ARGB8888, XRGB888
 RGB888, RGB565
 RGBA5551, RGBA4444
 YUV420 planare, YUV420 semiplanare
 YUV422 planare, YUV422 semiplanare
 Conversione del formato pixel, BT.601/BT.709
 Risoluzione massima: 8192×8192 fonte, 4096×4096 destinazione
 BitBlt
 Due sorgenti BitBLT:
 A+B=B solo BitBLT, Un supporto ruota e si ridimensiona quando B è fisso
 A+B=C seconda sorgente (B) ha lo stesso attributo di (C) più funzione di rotazione
 Riempimento colore con riempimento sfumato, e riempimento a motivo
 Allungamento e restringimento ad alte prestazioni
 Espansione monocromatica per il rendering del testo
 Nuovo alfa completo per pixel (canale colore/alfa separatamente)
 Modalità di fusione alpha incluso Java 2 Regole di fusione del compositing Porter-Duff, chiave cromatica, maschera modello, sbiadimento
 Operazione dithering
 0, 90, 180, 270-rotazione dei gradi
x-specchio, y-specchio, e operazione di rotazione
 Processore di miglioramento delle immagini (IEP):
 Formato immagine
 Immettere i dati: YUV420/YUV422, semiplanare/planare, Scambio UV
 Dati in uscita: YUV420/YUV422, semiplanare, Scambio UV, Modalità tessera
 Conversione del campionamento verso il basso YUV da 422 A 420
 Risoluzione massima per immagini dinamiche fino a 1920×1080
 Deinterlacciamento
1.2.11 Interfaccia di visualizzazione
 Uno fino a 24 bit RGB interfaccia di uscita video parallela
 Un'interfaccia di uscita video BT.1120
 Un'interfaccia MIPI DSI a 4 corsie, fino a 1 Gbps per corsia
 Fino a 1080p@60fps
1.2.12 Processore di uscita video (Condizioni generali)
 Fino a 1920×1080 a 60 fps
 Strati multipli
 Livello di sfondo
 Livello Win0
 Livello Win2
 Formato di input: RGB888, ARGB888, RGB565, YCbCr422, YCbCr420, YCbCr444
 1/8 A 8 motore di riduzione e di espansione
 Supporta la visualizzazione virtuale
 256 livello di fusione alfa (supporto alfa premoltiplicato)
 Tasto colore trasparenza
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
 RGB2YCbCr (BT.601/BT.709)
 Supporto multiregione
 Strato Win0 e sovrapposizione strato Win2 intercambiabili
 Supporta la sovrapposizione di domini RGB o YUV
BCSH (Luminosità, Contrasto, Saturazione, Regolazione della tonalità)
BCSH: YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
BCSH: RGB2YCbCr (BT.601/BT.709)
 Supporta la regolazione Gamma
 Supporta il dithering down allegro RGB888to666 RGB888to565 &amp; rallentare l'FRC (configurabile) RGB888a666
 Display vuoto e nero
1.2.13 Interfaccia audio
 I2S0 con 8 canali
 Fino a 8 canali TX e 8 percorso RX dei canali
 Risoluzione audio da 16 bit a 32 bit
 Frequenza di campionamento fino a 192 KHz
 Fornisce la modalità di lavoro master e slave, configurabile tramite software
 Supporto 3 Formati I2S (normale, giustificato a sinistra, giustificato a destra)
 Supporto 4 formati PCM (Presto, tardi1, tardi2, tardi3)
 Le modalità I2S e PCM non possono essere utilizzate contemporaneamente
 I2S1/I2S2 con 2 canali
 Fino a 2 canali per TX e 2 percorso RX dei canali
 Risoluzione audio da 16 bit a 32 bit
 Frequenza di campionamento fino a 192 KHz
 Fornisce la modalità di lavoro master e slave, configurabile tramite software
 Supporto 3 Formati I2S (normale, giustificato a sinistra, giustificato a destra)
 Supporto 4 formati PCM (Presto, tardi1, tardi2, tardi3)
 I2S e PCM non possono essere utilizzati contemporaneamente
 PDM
 Fino a 8 canali
 Risoluzione audio da 16 bit a 24 bit
 Frequenza di campionamento fino a 192 KHz
 Supporta la modalità di ricezione master PDM
 TDM
 Supporto fino a 8 canali per TX e 8 canali per il percorso RX
 Risoluzione audio da 16 bit a 32 bit
 Frequenza di campionamento fino a 192 KHz
 Fornisce la modalità di lavoro master e slave, configurabile tramite software
 Supporto 3 Formati I2S (normale, giustificato a sinistra, giustificato a destra)
 Supporto 4 formati PCM (Presto, tardi1, tardi2, tardi3)
 PWM audio
 Supporta la conversione del formato PCM in PWM
 Frequenza di campionamento fino a 16x
 Supporta l'interpolazione lineare per il sovracampionamento 2x/4x/8x/16
 Supporto 8/9/10/11 Uscita PWM del canale L/R mascherabile a bit
 Codec audio digitale
 Supporta ADC digitale a 3 canali
 Supporta DAC digitale a 2 canali
 Supporta l'interfaccia I2S/PCM
 Supporta la modalità master e slave I2S/PCM
 Supporta la trasmissione audio a 4 canali in modalità I2S
 Supporta la ricezione audio a 2 canali in modalità I2S
 Supporta la trasmissione o la ricezione audio a 2 canali in modalità PCM
 Supporta una risoluzione campione di 16~24 bit sia per ADC digitale che per DAC digitale
<stile intervallo=”colore: #ffffff;”>Scheda tecnica RV1126 Rev 1.4</arco>
 Sia l'ADC digitale che il DAC digitale supportano tre gruppi di frequenze di campionamento. Gruppo 0 sono 8khz/16khz/32kHz/64kHz/128khz, gruppo 1 sono 11.025khz/22.05khz/44.1khz/88.2khz/176.4khz e gruppo 2 sono 12khz/24khz/48khz/96khz/192khz
 La banda passante dei filtri ADC digitali è 0,45625*fs
 Supporta il ripple della banda passante ADC digitale entro +/- 0,1 dB
 La banda di arresto dei filtri ADC digitali è 0,5*fs
 Supporta un'attenuazione della banda di arresto ADC digitale di almeno 60 dB
 Supporta il controllo del volume sia per ADC digitale che per DAC digitale
 Supporta il controllo automatico del livello (ALC)e noise gate per ADC digitale
 Supporta la comunicazione con il codec analogico tramite il bus I2C
1.2.14 Connettività
Interfaccia SDIO
 Compatibile con il protocollo SDIO3.0
 Larghezze del bus dati a 4 bit
 Controller Ethernet GMAC 10/100/1000M
 Supporta velocità di trasferimento dati 10/100/1000-Mbps con le interfacce RGMII
 Supporta velocità di trasferimento dati di 10/100 Mbps con le interfacce RMII
 Supporta operazioni sia full-duplex che half-duplex  Supporto per l'offload della segmentazione TCP (TSO) e offload della segmentazione UDP (UTILIZZO) accelerazione della rete<fratello>
USB 2.0 Ospite
 Compatibile con USB 2.0 specifica
 Supporta l'alta velocità(480Mbps), a tutta velocità(12Mbps) e bassa velocità(1.5Mbps) modalità
 Supporta le specifiche avanzate dell'interfaccia del controller host (EHCI), Revisione 1.0
 Supporta le specifiche dell'interfaccia del controller host aperto (OHCI), Revisione 1.0a
USB 2.0 OTG
 Specifiche compatibili
 Specifiche del bus seriale universale, Revisione 2.0
 Interfaccia controller host estensibile per bus seriale universale (xHCI), Revisione 1.1
 Supporta controllo/trasferimento di massa/interrupt/trasferimento isocrono
 Interfaccia SPI
 Supporto 2 Controller SPI, supporta due uscite chip-select
 Supporta la modalità serial-master e serial-slave, configurabile tramite software
 Interfaccia I2C
 Supporto 6 Interfacce I2C(I2C0-I2C5)
 Supporta la modalità indirizzo a 7 bit e 10 bit
 Frequenza dell'orologio programmabile tramite software
 I dati sul bus I2C possono essere trasferiti a velocità fino a 100k bit/s in modalità Standard, fino a 400k bit/s in modalità Veloce, o fino a 1 milione di bit/s in modalità Fast Plus
 Interfaccia UART
 Supporto 6 Interfacce UART (UART0-UART5)
 Supporta 5 bit, 6morso, 7morso, e trasmissione o ricezione di dati seriali a 8 bit
 Bit di comunicazione asincrona standard come avvio, fermare, e parità
 Supporta diversi clock di ingresso per il funzionamento UART per ottenere una velocità di trasmissione fino a 4Mbps
 Supporta la modalità di controllo automatico del flusso(tranne UART2)
1.2.15 Altri
 Gruppi multipli di GPIO
 Tutti i GPIO possono essere utilizzati per generare un interrupt
 Supporta trigger di livello e interruzione di trigger edge
 Supporta la polarità configurabile dell'interruzione del trigger di livello
 Supporta il fronte di salita configurabile, bordo di caduta, ed entrambi i fronti attivano l'interruzione
 Supporta la direzione di trazione configurabile (un pull-up debole e un pull-down debole)
<forte>Scheda tecnica RV1126 Rev 1.4</forte>
 Supporta la forza di azionamento configurabile
 Sensore di temperatura (TS-ADC)
 Supporta la modalità definita dall'utente e la modalità automatica
 Nella modalità definita dall'utente, start_of_conversion può essere controllato completamente dal software, e può anche essere generato dall'hardware.
 In modalità automatica, la temperatura di allarme(alta/bassa temperatura) l'interruzione può essere configurabile
 In modalità automatica, la temperatura del ripristino del sistema può essere configurabile
 Supporto a 2 canale TS-ADC (utilizzato rispettivamente per CPU e NPU), i criteri di temperatura di ciascun canale possono essere configurabili
 Intervallo di temperatura -40~125°C e risoluzione della temperatura di 5°C
 ADC SAR a 12 bit fino a 732 Frequenza di campionamento S/s
 ADC ad approssimazione successiva (ADC SAR)
 Risoluzione a 10 bit
 Frequenza di campionamento fino a 1 MS/s
 6 canali di ingresso single-ended
OTP
 Il supporto di spazio a 32 Kbit e spazio di indirizzi superiore a 4 K è una parte non sicura.
 Supporta la lettura e la programmazione della maschera di parole in un modello sicuro
 Supporta la durata del programma da 1 A 32 morso
 Supporto per operazioni di lettura solo a 8 bit
 È possibile leggere lo stato del programma e della lettura
 Il programma non riesce a indirizzare il record
 Tipo di pacco
 FCCSP 409 pin (corpo: 14mm x 14 mm; Dimensione della palla: 0.3mm; passo della palla: 0.65mm)
Note:
①: DDR3/DDR3L/DDR4/LPDDR3/LPDDR4 non vengono utilizzati contemporaneamente

RKDevTool_Release_v2.74

https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing

SDK

https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing

Scheda dati

Scheda tecnica RV1126-Vcan1748

RV1126 RV1109 Avvio rapido

Rockchip_RV1126_RV1109_Quick_Start_Linux_IT

Guida per sviluppatori Rockchip RockX_SDK

Rockchip_Developer_Guide_RockX_SDK_CN

Rockchip_Developer_Guide_RockX_SDK_EN

Un cliente ha chiesto se la nostra scheda di sviluppo RV1126 dispone di funzioni WiFi e Bluetooth.

L'hardware della nostra scheda non è dotato di moduli WiFi e Bluetooth, ma è possibile aggiungere un modulo WiFi tramite USB per realizzare la scheda RV1126 con funzione WiFi. Il Bluetooth non è attualmente supportato.

Un'altra fotocamera di marca per sostituire Sony IMX415

I clienti chiedono se le nostre schede non utilizzano la fotocamera Sony IMX, vuole usare altre marche di fotocamere. BENE, dobbiamo guardare le informazioni della fotocamera, risoluzione, e le specifiche innanzitutto.

I nostri ingegneri lo valuteranno prima. Se confermato, dobbiamo cambiare il driver della fotocamera sul firmware RV1126. BENE, il driver della fotocamera deve essere fornito dal cliente. Sarebbe meglio fornirci un pezzo di hardware in modo da poterlo testare e verificare se può funzionare bene mentre lo modifichiamo.

https://youtube.com/shorts/ud8VvntMqTs