Rockchip RV1126 płyta rozwojowa płyta główna IPC RV1109 AI SDK zestaw programistyczny vcan1748

1. SOC RV1126, Pin to Pin kompatybilny z RV1109;

2. DDR3L (Samsunga K4B4G1646E BCNB)

Bit 4G DDR3 K4B4G1646E BCNB jest przymocowany z przodu i z tyłu całej płyty, z łącznie 8G-bitową pamięcią DDR3;

3. SPI Nand Flash:

Wersja A wyposażona jest w 2G bitowy SPI Nand Flash XT26G02AWSEGA

Wersja B wyposażona jest w 4G bitowy SPI Nand Flash XT26G04AWSEGA

4. RMII FI (RTL8201F)

5. Kodek (ES8311)

6.Transformator (Transformator separujący sieć MS10232ANL)

Pin1	VCC5V0_OTG
Pin2	OTG_DM
Pin3	OTG_DP
Pin4	GND

9.Ethernet&Gniazdo zasilania

Pin1	TX+	Pin6	RX-
Pin2	TX-	Pin7	POE78
Pin3	RX+	Pin8	POE78
Pin4	POE45	Pin9	GND
Pin5	POE45	Pin10	VCC12V_DCIN

10. Złącze audio

Pin1	LED1/PHYAD1
Pin2	LED0/PHYAD0
Pin3	NASTAWIĆ
Pin4	MICP
Pin5	GND
Pin6	LINE_OUT

Specyfikacja widoku z tyłu

1.DDR3L (Samsunga K4B4G1646E BCNB)

Z przodu i z tyłu całej płyty zamontowana jest 4-gigabitowa pamięć DDR3, łącznie 8G bitów;

2.Złącze MIPI DSI

Pin1	Przerwanie	Pin11	MIPI_DSI_D3N
Pin2	PWR_EN	Pin12	MIPI_DSI_D3P
Pin3	RST	Pin13	MIPI_DSI_D0N
Pin4	I2C3_SDA	Pin14	MIPI_DSI_D0P
Pin5	I2C3_SCL	Pin15	GND
Pin6	GND	pin16	MIPI_DSI_CLKN
Pin7	MIPI_DSI_D2P	Pin17	PUBLIC_DSI_CLKP
Pin8	MIPI_DSI_D2N	Pin18	GND
Pin9	MIPI_DSI_D1P	Pin19	VCC_12V
Pin10	MIPI_DSI_D1N	Pin20	VCC_12V

3.Złącze MIPI CSI

Pin1	VCC3V3_SYS	Pin21	MIPI_CSI_RX0_D1N
Pin2	VCC3V3_SYS	Pin22	MIPI_CSI_RX0_D0P
Pin3	SPI0_CLK	Pin23	MIPI_CSI_RX0_D0N
Pin4	LED_PWM	Pin24	GND
Pin5	SPI0_CS0N	Pin25	MIPI_CSI_CLK0
Pin6	SPI0_MISO	Pin26	GND
Pin7	SPI0_MOSI	Pin27	PWM8
Pin8	I2C1_SDA	Pin28	IRC_AIN
Pin9	I2C1_SCL	Pin29	PWM11
Pin10	MIPI_RX0_PDN	Pin30	PWM9
Pin11	MIPI_RX0_RST	Pin31	IRC_BIN
Pin12	GND	Pin32	ZOOM_EN
Pin13	MIPI_CSI_RX0_CLKP	Pin33	PWM10
Pin14	MIPI_CSI_RX0_CLKN	Pin34	P-IRIS_EN
Pin15	GND	Pin35	FOCUS_EN
pin16	MIPI_CSI_RX0_D2P	Pin36	ADC_IN
Pin17	MIPI_CSI_RX0_D2N	Pin37	GND
Pin18	MIPI_CSI_RX0_D3P	Przypnij38	VCC_1V8
Pin19	MIPI_CSI_RX0_D3N	Przypnij39	VCC_12V
Pin20	MIPI_CSI_RX0_D1P	Pin40	VCC_12V

4.Złącze funkcyjne

Pin1	HOST_DM	Pin14	SDMC0_D0
Pin2	HOST_DP	Pin15	SDMC0_CLK
Pin3	GND	pin16	SDMC0_D3
Pin4	GND	Pin17	RS485_CTL
Pin5	ALARM_IN	Pin18	UART3_RX_485
Pin6	SDMC0_DET	Pin19	UART3_TX_485
Pin7	ALARM_WYJ	Pin20	GND
Pin8	SDMC0_PWREN	Pin21	VCC_12V
Pin9	SDMC0_D2	Pin22	VCC_12V
Pin10	USB_PWREN	Pin23	POE45
Pin11	SDMC0_CMD	Pin24	POE78
Pin12	GND	Pin25	POE36
Pin13	SDMC0_D1	Pin26	POE12

 

 

1.1 Przegląd
RV1126 to wysokowydajny procesor wizyjny SoC dla IPC/CVR, szczególnie w przypadku zastosowań związanych ze sztuczną inteligencją. Oparty jest na czterordzeniowym 32-bitowym rdzeniu ARM Cortex-A7, który integruje NEON i FPU. Na każdy rdzeń przypada 32 KB I-cache i 32 KB D-cache oraz 512 KB zunifikowanej pamięci podręcznej L2. Wbudowana jednostka NPU obsługuje pracę hybrydową INT8/INT16, a moc obliczeniowa wynosi do 2,0TOP. Ponadto, z jego silną kompatybilnością, modele sieciowe oparte na szeregu frameworków, takich jak TensorFlow/MXNet/PyTorch/Caffe, można łatwo konwertować.<br>
RV1126 wprowadza także nową generację całkowicie sprzętowego 14-megapikselowego ISP (procesor sygnału obrazu) i postprocesor. Implementuje wiele akceleratorów algorytmów zwykle używanych w IPC i CVR, takich jak HDR, 3Funkcje (AE, Z, AWB), LSC, 3DNR, 2DNR, ostrzenie, dziesięć, korekcja rybiego oka, korekcja gamma, wykrywanie punktów charakterystycznych i tak dalej. Wszystkie przetwarzane są w czasie rzeczywistym. Współpracuje z dwoma MIPI CSI (lub LVDS/SubLVDS) i jeden DVP (BT.601/BT.656/BT.1120) interfejs, użytkownicy mogą zbudować system odbierający dane wideo 3 czujniki kamery jednocześnie.
Koder wideo wbudowany w RV1126 obsługuje kodowanie UHD H.265/H.264. Obsługuje także kodowanie wielostrumieniowe, do jednego 4Kp30 i jednego 1080p30 jednocześnie. Za pomocą tej funkcji, obraz wideo z kamery można zakodować w wyższej rozdzielczości i zapisać w pamięci lokalnej oraz jednocześnie przenieść do innego wideo o niższej rozdzielczości do magazynu w chmurze. Dekoder wideo H.264/H.265 w RV1126 obsługuje 4Kp30 dla H.264 i H.265.
Oprócz poprzedniego bloku multimedialnego o wysokiej wydajności, RV1126 zawiera także bogaty dźwięk, pamięć, i inne interfejsy peryferyjne, takie jak I2C, SPI, PWM, i tak dalej. Mogą one pomóc użytkownikom w dodaniu większej liczby czujników lub innych urządzeń peryferyjnych do całego systemu, aby poprawić elastyczność i rozszerzalność.
RV1126 posiada wysokowydajną zewnętrzną pamięć DRAM (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133) w stanie obsłużyć wymagającą przepustowość pamięci.
1.2 Cechy
Funkcje wymienione poniżej, które mogą, ale nie muszą być obecne w rzeczywistym produkcie, mogą podlegać wymogom licencyjnym stron trzecich. W celu uzyskania aktualnych konfiguracji funkcji produktu i wymagań licencyjnych prosimy o kontakt z firmą Rockchip.
1.2.1 Procesor aplikacji
 Czterordzeniowy Cortex-A7
 Pełna implementacja zestawu instrukcji architektury ARM v7-A, ARM Neon Zaawansowany SIMD
 Oddzielnie zintegrowany Neon i FPU
 32 KB pamięci podręcznej L1 I-Cache i 32 KB pamięci podręcznej L1 D na procesor Cortex-A7
 Ujednolicona pamięć podręczna L2 o pojemności 512 KB dla czterordzeniowego rdzenia Cortex-A7
 Obsługiwana technologia TrustZone
 Oddzielne domeny zasilania dla systemu rdzenia procesora w celu obsługi wewnętrznego wyłącznika zasilania i zewnętrznego włączania/wyłączania w zależności od różnych scenariuszy zastosowań
 PD_CPU0: 1st Cortex-A7 + Neon + FPU + Pamięć podręczna I/D L1
 PD_CPU1: 2i Cortex-A7 + Neon + FPU + Pamięć podręczna I/D L1
 PD_CPU2: 3trzeci kora-A7 + Neon + FPU + Pamięć podręczna I/D L1
 PD_CPU3: 4Kora A7 + Neon + FPU + Pamięć podręczna I/D L1
 Jedna izolowana domena napięcia do obsługi DVFS
1.2.2 Interfejs wejściowy wideo
 Interfejs i procesor wejścia wideo
 Dwa interfejsy MIPI CSI/LVDS/SubLVDS, 4 pasy każdy, Maksymalna szybkość transmisji danych MIPI CSI wynosi 2,5 Gb/s/linię, Maksymalna szybkość transmisji danych LVDS/SublVDS wynosi 1 Gb/s/ścieżkę
 W standardzie 8/10/12/16-bitowym interfejsie DVP, dane wejściowe do 150 MHz
 Obsługa interfejsów BT.601/BT.656 i BT.1120 VI
 Obsługuje polaryzację pixel_clk、synchronizacja、konfigurowalny vsync
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
 Dostawca usług internetowych
 Maksymalna rozdzielczość wynosi 14Mpikseli(4416×3312)
 Wejście DVP: ITU-R BT.601/656/1120 z surowym8/raw10/raw12/raw16, YUV422
 Wejście MIPI: Ścieżka danych RX x1/x2/x4, surowy8/surowy10/surowy12, YUV422
 3A: uwzględnij AE/histogram, Z, Dane wyjściowe statystyk AWB
 FPN: Naprawiono usuwanie szumu wzoru
 BLC: Korekta poziomu czerni
DPCC: Korekcja klastrów pikseli statycznych/dynamicznych
LSC: Korekcja cieniowania obiektywu
 Bayer NO: Bayer-raw Odszumianie, 2DNR
HDR: 3-/2-Łączenie ramek w zakres o wysokiej dynamice
 TMO: 3-/2-Mapowanie tonów wideo łączenia klatek
 WDR: Mapowanie tonów w szerokim zakresie dynamiki w jednej klatce
 Debayer: Zaawansowana adaptacyjna demozaika z korekcją aberracji chromatycznej
 CCM/CSM: Matryca korekcji kolorów; RGB2YUV itp.
 Gamma: Korekta wyjścia gamma
 Usuń zamglenie/wzmocnij: Automatyczne usuwanie zamglenia i wzmacnianie krawędzi
 3DLUT: 3Paleta kolorów D-Lut dla klienta
LDCH: Zniekształcenie obiektywu w kierunku poziomym
 Skala wyjściowa*3: poziom wsparcia skalowania w dół*3(W0&Por;3264; W1&Por;1280; W2&Por;1280)
 Skala wyjściowa*2: wsparcie skalowania w dół*2(W0&Por;1920; W1&Por;1920)
 Wyjście (FBC): obsługuje YUV422/420 z kompresją bufora ramki
 3DNR: Zaawansowana tymczasowa redukcja hałasu w YUV
 2DNR: Zaawansowana redukcja szumów przestrzennych w YUV
 Ostry: Wyostrzanie obrazu &wzmacniacz; Ulepszenie krawędzi w YUV
 ORB: Orientacja szybka i rotacja KRÓTKA, metoda wykrywania punktów charakterystycznych
 FEC: większe zniekształcenie obiektywu i korekcja rybiego oka
 CGC: Kompresja gamy kolorów, Konwersja pełnego zakresu/ograniczenia zakresu YUV
1.2.3 KODEK wideo
 Dekoder wideo
 Dekodowanie w czasie rzeczywistym H.264 i H.265
 Profil główny i główny 10 dla H.265, do poziomu 5.0 i 4096 × 2304 przy 30 klatkach na sekundę
 Linia bazowa, główny, wysoki, wysokie 10 i wysokie 4:2:2(bez MBAFF-u), do poziomu 5.1 i 4096 × 2304 przy 30 klatkach na sekundę
 Koder wideo
 Kodowanie wideo UHD H.265/H.264 w czasie rzeczywistym
 Ramki I/P i odniesienia do SmartP.
 Tryby kontroli szybkości transmisji pięciu bitów (CBR, VBR, Napraw pytanie, AVBR, i QpMapa)
 Do 100 Wyjściowa szybkość transmisji Mbit/s
 Wsparcie ROI(bez limitu) kodowanie;
 Wysoki profil dla H.264, do poziomu 5.1 i 4096 × 2304 przy 30 klatkach na sekundę
 Główny profil dla H.265, do poziomu 5.0 i 4096 × 2304 przy 30 klatkach na sekundę
 Obsługa kodowania wielostrumieniowego
 3840 x 2160 przy 30 kl./s + 1080Kodowanie p@30 fps
 3840 kodowanie x2160@30 + 3840 x 2160@30 fps dekodowanie
 Format danych wejściowych:
 YCbCr 4:2:0 planarny
 YCbCr 4:2:0 półpłaskie
 YCbYCr 4:2:2
 CbYCrY 4:2:2 przeplatane
 RGB444 i BGR444
 RGB555 i BGR555
 RGB565 i BGR565
 RGB888 i BRG888
 RGB101010 i BRG101010
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
 Jedna izolowana domena napięcia do obsługi DVFS
1.2.4 KODEK JPEG
 Koder JPEG
 Linia bazowa (sekwencyjny DCT)
 Rozmiar kodera wynosi od 96×96 do 8192×8192(67Mpiksele)
 Do 90 miliona pikseli na sekundę
 Dekoder JPEG
 Rozmiar dekodera wynosi od 48×48 do 8176×8176(66.8Mpiksele)
 Do 76 miliona pikseli na sekundę
1.2.5 Jednostka Procesu Neuronowego
 Silnik akceleracji sieci neuronowej o wydajności przetwarzania do 2.0 NAJFATALNIEJSZY
 Obsługa liczb całkowitych 8, liczba całkowita 16 operacja splotu
 Wspieraj platformy głębokiego uczenia się: TensorFlow, TF-lite, Pytorch, Kawa, ONNX, MXNet, Twardy, Darknet
 Obsługa API OpenVX
 Jedna izolowana domena napięcia do obsługi DVFS
1.2.6 Organizacja pamięci
 Wewnętrzna pamięć na chipie
 BootRom
 SYSTEM_SRAM w dziedzinie napięcia VD_LOGIC
 PMU_SRAM w domenie napięcia VD_PMU do zastosowań o małej mocy
 Zewnętrzna pamięć typu off-chip
 DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133①
 Flash SPI
 eMMC
 Karta SD
 Asynchroniczny Nand Flash
1.2.7 Pamięć wewnętrzna
 Wewnętrzny BootRom
 Obsługa uruchamiania systemu z następującego urządzenia:
 Interfejs FSPI Flash
 Interfejs eMMC
 Interfejs SDMC
 Interfejs asynchroniczny Nand
 Obsługa pobierania kodu systemu za pomocą poniższego interfejsu:
 Interfejs USB OTG (Tryb urządzenia)
 SYSTEM_SRAM
 Rozmiar: 64KB
 PMU_SRAM
 Rozmiar: 8KB
1.2.8 Pamięć zewnętrzna lub urządzenie magazynujące
 Interfejs pamięci dynamicznej (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133)
 Kompatybilny ze standardami JEDEC
 Kompatybilny z DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
 Obsługa 32-bitowej szerokości danych, 2 szeregi (wybiera chipy), maksymalnie 4 GB przestrzeni adresowej na rangę, Całkowita przestrzeń adresowa wynosi 4 GB (maks)
 Tryby niskiego poboru mocy, takie jak wyłączenie i automatyczne odświeżanie pamięci SDRAM
 Interfejs eMMC
 Kompatybilny ze standardowym interfejsem iNAND
 Kompatybilny ze specyfikacją eMMC 4.51
 Obsługa trzech szerokości magistrali danych: 1-fragment, 4-bitowy lub 8-bitowy
 Obsługa do HS200; ale nie obsługuje kolejki CMD
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
 Interfejs SD/MMC
 Kompatybilny z SD3.0, MMC wersja 4.51
 Szerokość magistrali danych wynosi 4 bity
 Elastyczny interfejs szeregowy Flash(FSPI)
 Obsługa przesyłania danych z/do szeregowego urządzenia flash
 Wsparcie x1, x2, Tryb x4 bitów danych
 Wsparcie 2 wybór żetonów
 Interfejs Nand Flash
 Obsługa asynchronicznej pamięci flash i NAND
 Szerokość magistrali danych wynosi 8 bitów
 Wsparcie 1 wybór chipa
 Obsługa LBA NAND Flash
 Sprzętowy ECC do 16 bitów/1 KB
 Obsługa konfigurowalnego taktowania interfejsu
1.2.9 Składnik systemu
 Mikrokontroler RISC-V
 32-bitowy rdzeń mikrokontrolera z RISC -V ISA
 Architektura Harvardu, osobna Instrukcja, i Pamięci danych
 Zestaw instrukcji to RV32I z rozszerzeniami M i C
 Zintegrowany programowalny kontroler przerwań (IPIC), Wszystko 123 Linie IRQ podłączone do GIC dla Cortex-A7 łączą się również z MCU RISC –V
 Zintegrowany kontroler debugowania z interfejsem JTAG
 CRU (zegar &wzmacniacz; zresetuj urządzenie)
 Obsługa kontroli bramkowania zegara dla poszczególnych komponentów
 Jeden oscylator z wejściem zegara 24 MHz
 Obsługuje globalną kontrolę miękkiego resetu dla całego chipa, także indywidualny miękki reset dla każdego komponentu
 PMU (jednostka zarządzająca energią)
 Wsparcie 5 oddzielne domeny napięciowe VD_CORE/VD_LOGIC/VD_PMU/VD_NPU/VD_VEPU
 Wsparcie 14 oddzielne domeny mocy, które można włączać/wyłączać za pomocą oprogramowania opartego na różnych scenach aplikacji
 Wiele konfigurowalnych trybów pracy w celu oszczędzania energii poprzez różne częstotliwości lub automatyczne sterowanie bramkowaniem zegara lub sterowanie włączaniem/wyłączaniem domeny mocy
 Timer
 Wsparcie 6 64bit-timery z operacją opartą na przerwaniach dla niezabezpieczonych aplikacji
 Wsparcie 2 64timery bitowe z obsługą przerwań dla bezpiecznej aplikacji
 Obsługa dwóch trybów pracy: licznik niezależny i zdefiniowany przez użytkownika
 Możliwość sprawdzenia stanu pracy timera wsparcia
 PWM
 Wsparcie 12 PWM na chipie (PWM0~PWM11) z operacją opartą na przerwaniach
 Programowalna operacja wstępnie skalowana do zegara magistrali, a następnie dalej skalowana
 Wbudowana 32-bitowa funkcja timera/licznika
 Obsługa trybu przechwytywania
 Obsługa trybu ciągłego lub trybu jednorazowego
 Zapewnia tryb odniesienia i generuje różne przebiegi cyklu pracy
 Zoptymalizowany pod kątem aplikacji IR dla PWM3, PWM7, i PWM11
 Pies stróżujący
 32-bitowy licznik watchdog
 Licznik odlicza od ustawionej wartości do 0 aby wskazać wystąpienie przekroczenia limitu czasu
 WDT może wykonać dwa rodzaje operacji, gdy nastąpi przekroczenie limitu czasu:
 Wygeneruj reset systemu
 Po pierwsze, wygeneruj przerwanie i jeśli nie zostanie to usunięte przez procedurę serwisową do czasu wystąpienia drugiego przekroczenia limitu czasu, wygeneruj reset systemu
 Programowalna długość impulsu resetującego
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
 Całkowicie 16 zdefiniowane zakresy głównego okresu timeoutu
 Jeden Watchdog dla niezabezpieczonych aplikacji
 Jeden Watchdog dla bezpiecznej aplikacji
 Kontroler przerwań
 Wsparcie 128 Przerwanie SPI jest źródłem sygnału wejściowego z różnych komponentów
 Wsparcie 16 przerwania wyzwalane programowo
 Dwa wyjścia przerwań (nFIQ i nIRQ) oddzielnie dla każdego Cortex-A7, oba są wrażliwe na niskim poziomie
 Obsługa różnych priorytetów przerwań dla każdego źródła przerwań, i zawsze można je programować za pomocą oprogramowania
 DMAC
 DMA oparte na programowaniu mikrokodu
 Obsługiwana jest funkcja DMA listy połączonej w celu zakończenia transferu typu scatter-gather
 Obsługuje typy przesyłania danych z pamięci do pamięci, pamięć-peryferia, urządzenie peryferyjne do pamięci
 Sygnalizuje wystąpienie różnych zdarzeń DMA za pomocą sygnałów wyjściowych przerwań
 Jeden wbudowany kontroler DMA dla systemu
 Funkcje DMAC:
 Wsparcie 8 kanały
 27 żądania sprzętowe z urządzeń peryferyjnych
 2 przerywa wyjście
 Obsługa technologii TrustZone i programowalnego bezpiecznego stanu dla każdego kanału DMA
 Bezpieczny system
 Silnik szyfrujący
 Obsługa szyfrowania SM2/SM3/SM4
 Obsługa SHA-1, SHA-256/224, SHA-512/384, i MD5 z wyściółką sprzętową
 Pozycja na liście łączy wsparcia (LLI) Przelew DMA
 Obsługa szyfrowania AES-128 AES-256 &wzmacniacz; odszyfrować szyfr
 Obsługa trybu AES ECB/CBC/OFB/CFB/CTR/CTS/XTS
 Wsparcie DES &wzmacniacz; Szyfrowanie TDES &wzmacniacz; odszyfrować szyfr
 Obsługa trybu DES/TDES ECB/CBC/OFB/CFB
 Wsparcie do 4096 bity Operacje matematyczne PKA dla RSA/ECC
 Obsługa konfiguracji do 8 kanałów
 Wsparcie do 256 bity wyjścia TRNG
 Obsługa szyfrowania danych dla wszystkich typów pamięci DDR
 Obsługa bezpiecznego hasła jednorazowego
 Obsługa bezpiecznego debugowania
 Obsługa bezpiecznego systemu operacyjnego
 Skrzynka pocztowa
 Jedna skrzynka pocztowa w SoC do obsługi komunikacji A7 i MCU RISC-V
 Obsługa czterech elementów skrzynek pocztowych na każdą skrzynkę pocztową, każdy element zawiera jedno słowo danych, jeden rejestr słów poleceń, i jeden bit flagi, który może reprezentować jedno przerwanie
 Zapewnij 32 rejestry blokady dla oprogramowania wskazującego, czy skrzynka pocztowa jest zajęta
 DZIECI
 Wsparcie dla dekompresji plików GZIP
 Obsługa dekompresji plików LZ4, łącznie z ogólną strukturą formatu ramki LZ4 i formatu starszej ramki.
 Obsługa dekompresji danych w formacie Deflate
 Obsługa dekompresji danych w formacie ZLIB
 Obsługa wyjścia pełnego przerwania i przerwania po błędzie
 Obsługa sprawdzania Hash32 w procesie dekompresji LZ4
 Obsługuje funkcję ograniczania rozmiaru dekompresowanych danych, aby zapobiec złośliwemu zniszczeniu pamięci podczas procesu dekompresji
 Oprogramowanie pomocnicze zatrzymujące proces dekompresji
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
1.2.10 Silnik graficzny
 Silnik graficzny 2D (RGA):
Formaty źródłowe:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
 RGBA5551, RGBA4444
 Płaski YUV420, Półpłaski YUV420
 Płaski YUV422, Półpłaski YUV422
 YUV 10-bitowy dla półpłaskich YUV420/422
BPP8, BPP4, BPP2, BPP1
Formaty docelowe:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
 RGBA5551, RGBA4444
 Płaski YUV420, Półpłaski YUV420
 Płaski YUV422, Półpłaski YUV422
 Konwersja formatu pikseli, BT.601/BT.709
 Maksymalna rozdzielczość: 8192×8192 źródło, 4096Miejsce docelowe ×4096
 BitBlt
 Dwa źródła BitBLT:
 A+B=B tylko BitBLT, Podpora obraca się i skaluje, gdy B jest stałe
 A+B=C drugie źródło (B) ma tę samą cechę co (C) plus funkcja rotacji
 Wypełnienie kolorem wypełnieniem gradientowym, i wypełnienie wzorem
 Wysoka wydajność rozciągania i kurczenia
 Monochromatyczne rozszerzenie do renderowania tekstu
 Nowa kompleksowa alfa na piksel (oddzielnie kanał koloru/alfa)
 Tryby mieszania alfa, w tym Java 2 Zasady mieszania kompozycji Portera-Duffa, klucz chrominancji, maska ​​ze wzorem, zblakły
 Operacja roztrząsania
 0, 90, 180, 270-obrót stopni
 lusterko x, y-lustro, i działanie obrotowe
 Procesor poprawy obrazu (IEP):
Format obrazu
 Dane wejściowe: YUV420/YUV422, półpłaskie/płaskie, Zamiana UV
 Dane wyjściowe: YUV420/YUV422, półpłaskie, Zamiana UV, Tryb kafelkowy
 Konwersja próbkowania YUV z 422 do 420
 Maksymalna rozdzielczość obrazu dynamicznego do 1920×1080
 Usuń przeplot
1.2.11 Interfejs wyświetlacza
 Jeden do 24 bity równoległego interfejsu wyjściowego wideo RGB
 Jeden interfejs wyjściowy wideo BT.1120
 Jeden 4-liniowy interfejs MIPI DSI, do 1 Gb/s na linię
 Do 1080p przy 60 kl./s
1.2.12 Procesor wyjścia wideo (OWU)
 Do 1920×1080 przy 60 kl./s
 Wielowarstwowe
 Warstwa tła
 Warstwa Win0
 Warstwa Win2
 Format wejściowy: RGB888, ARGB888, RGB565, YCbCr422, YCbCr420, YCbCr444
 1/8 do 8 silnik skalowania w dół i w górę
 Obsługa wirtualnego wyświetlacza
 256 mieszanie na poziomie alfa (wstępnie pomnożona obsługa alfa)
 Klucz kolorów przezroczystości
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
 YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
 RGB2YCbCr (BT.601/BT.709)
 Obsługa wielu regionów
 Wymienna nakładka warstwy Win0 i Win2
 Obsługa nakładki domeny RGB lub YUV
 BCSH (Jasność, Kontrast, Nasycenie, Regulacja odcienia)
 BCSH: YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
 BCSH: RGB2YCbCr (BT.601/BT.709)
 Obsługa regulacji gamma
 Obsługa ditheringu allegro RGB888to666 RGB888to565 &wzmacniacz; zmniejszyć FRC (konfigurowalne) RGB888 do 666
 Pusty i czarny wyświetlacz
1.2.13 Interfejs audio
 I2S0 z 8 kanały
 Do 8 kanały TX i 8 ścieżka RX kanałów
 Rozdzielczość dźwięku od 16 bitów do 32 bitów
 Częstotliwość próbkowania do 192 kHz
 Zapewnia tryb pracy master i slave, konfigurowalne oprogramowanie
 Wsparcie 3 Formaty I2S (normalna, lewicowo uzasadniony, prawicowo uzasadniony)
 Wsparcie 4 Formaty PCM (wczesny, późno1, późno2, późno 3)
 Trybów I2S i PCM nie można używać jednocześnie
 I2S1/I2S2 z 2 kanały
 Do 2 kanały dla TX i 2 ścieżka RX kanałów
 Rozdzielczość dźwięku od 16 bitów do 32 bitów
 Częstotliwość próbkowania do 192 kHz
 Zapewnia tryb pracy master i slave, konfigurowalne oprogramowanie
 Wsparcie 3 Formaty I2S (normalna, lewicowo uzasadniony, prawicowo uzasadniony)
 Wsparcie 4 Formaty PCM (wczesny, późno1, późno2, późno 3)
 I2S i PCM nie mogą być używane jednocześnie
 PDM
 Do 8 kanały
 Rozdzielczość dźwięku od 16 bitów do 24 bitów
 Częstotliwość próbkowania do 192 kHz
 Obsługa trybu odbioru głównego PDM
 TDM
 Wsparcie do 8 kanały dla TX i 8 kanały dla ścieżki RX
 Rozdzielczość dźwięku od 16 bitów do 32 bitów
 Częstotliwość próbkowania do 192 kHz
 Zapewnia tryb pracy master i slave, konfigurowalne oprogramowanie
 Wsparcie 3 Formaty I2S (normalna, lewicowo uzasadniony, prawicowo uzasadniony)
 Wsparcie 4 Formaty PCM (wczesny, późno1, późno2, późno 3)
 Dźwięk PWM
 Obsługa konwersji formatu PCM do formatu PWM
 Częstotliwość próbkowania do 16x
 Obsługa interpolacji liniowej dla nadpróbkowania 2x/4x/8x/16
 Wsparcie 8/9/10/11 bity maskowalne wyjście PWM kanału L/R
 Cyfrowy kodek audio
 Obsługa 3-kanałowego cyfrowego przetwornika ADC
 Obsługa 2-kanałowego cyfrowego przetwornika cyfrowo-analogowego
 Obsługa interfejsu I2S/PCM
 Obsługa trybu master i slave I2S/PCM
 Obsługa 4-kanałowej transmisji dźwięku w trybie I2S
 Obsługa 2-kanałowego odbioru dźwięku w trybie I2S
 Obsługa 2-kanałowej transmisji lub odbioru dźwięku w trybie PCM
 Obsługa rozdzielczości próbki 16–24 bitów zarówno dla cyfrowego ADC, jak i cyfrowego DAC
<styl rozpiętości =”kolor: #ffffff;”>Karta katalogowa RV1126, wersja 1.4</przęsło>
 Zarówno cyfrowy przetwornik ADC, jak i cyfrowy przetwornik cyfrowo-analogowy obsługują trzy grupy częstotliwości próbkowania. Grupa 0 są 8 kHz/16 kHz/32 kHz/64 kHz/128 kHz, grupa 1 to 11,025 kHz/22,05 kHz/44,1 kHz/88,2 kHz/176,4 kHz i grupa 2 są 12 kHz/24 kHz/48 kHz/96 kHz/192 kHz
 Pasmo przenoszenia cyfrowych filtrów ADC wynosi 0,45625*fs
 Obsługa cyfrowego tętnienia pasma przepustowego ADC w zakresie +/-0,1 dB
 Pasmo zatrzymania cyfrowych filtrów ADC wynosi 0,5*fs
 Obsługuje tłumienie pasma zaporowego ADC co najmniej 60 dB
 Obsługa regulacji głośności zarówno dla cyfrowego ADC, jak i cyfrowego DAC
 Obsługa automatycznej kontroli poziomu (ALC)i bramka szumów dla cyfrowego przetwornika ADC
 Obsługa komunikacji z kodekiem analogowym poprzez magistralę I2C
1.2.14 Łączność
 Interfejs SDIO
 Kompatybilny z protokołem SDIO3.0
 4-bitowa szerokość magistrali danych
 Kontroler Ethernet GMAC 10/100/1000M
 Obsługa szybkości przesyłania danych 10/100/1000 Mb/s za pomocą interfejsów RGMII
 Obsługa szybkości przesyłania danych 10/100 Mb/s za pomocą interfejsów RMII
 Obsługa operacji w trybie pełnego i półdupleksu  Obsługa odciążania segmentacji TCP (OSP) i odciążanie segmentacji UDP (UŻYWAĆ) przyspieszenie sieci<br>
 USB 2.0 Gospodarz
 Kompatybilny z USB 2.0 specyfikacja
 Obsługuje duże prędkości(480Mb/s), pełna prędkość(12Mb/s) i niska prędkość(1.5Mb/s) tryb
 Obsługa rozszerzonej specyfikacji interfejsu kontrolera hosta (EHCI), Rewizja 1.0
 Obsługa specyfikacji interfejsu otwartego kontrolera hosta (OHCI), Wersja 1.0a
 USB 2.0 OTG
 Zgodna specyfikacja
 Specyfikacja uniwersalnej magistrali szeregowej, Rewizja 2.0
 Rozszerzalny interfejs kontrolera hosta dla uniwersalnej magistrali szeregowej (xHCI), Rewizja 1.1
 Obsługa sterowania/masowego/przerwania/transferu izochronicznego
 Interfejs SPI
 Wsparcie 2 Kontrolery SPI, obsługuje dwa wyjścia typu chip-select
 Obsługa trybu serial-master i serial-slave, konfigurowalne programowo
 Interfejs I2C
 Wsparcie 6 Interfejsy I2C(I2C0-I2C5)
 Obsługa trybu adresu 7-bitowego i 10-bitowego
 Programowana programowo częstotliwość zegara
 Dane na magistrali I2C można przesyłać z szybkością do 100 tys. bitów/s w trybie standardowym, do 400 tys. bitów/s w trybie Fast, lub do 1 m bitów/s w trybie Fast Plus
 Interfejs UART
 Wsparcie 6 Interfejsy UART (UART0-UART5)
 Obsługa 5 bitów, 6fragment, 7fragment, i 8-bitowe przesyłanie lub odbieranie danych szeregowych
 Standardowe bity komunikacji asynchronicznej, takie jak start, zatrzymywać się, i parytet
 Obsługa różnych zegarów wejściowych dla operacji UART, aby uzyskać prędkość transmisji do 4Mbps
 Obsługa trybu automatycznej kontroli przepływu(z wyjątkiem UART2)
1.2.15 Inni
 Wiele grup GPIO
 Do generowania przerwania można wykorzystać wszystkie GPIO
 Wyzwalanie poziomu wsparcia i przerwanie wyzwalacza krawędziowego
 Obsługa konfigurowalnej polaryzacji przerwania wyzwalającego poziom
 Obsługa konfigurowalnego zbocza narastającego, opadająca krawędź, i oba przerwania wyzwalające zbocze
 Obsługa konfigurowalnego kierunku ciągnięcia (słabe podciąganie i słabe podciąganie)
<mocny>Karta katalogowa RV1126, wersja 1.4</mocny>
 Obsługa konfigurowalnej siły napędu
 Czujnik temperatury (TS-ADC)
 Obsługa trybu zdefiniowanego przez użytkownika i trybu automatycznego
 W trybie zdefiniowanym przez użytkownika, start_of_conversion może być całkowicie kontrolowany przez oprogramowanie, i mogą być również generowane przez sprzęt.
 W trybie automatycznym, temperatura alarmu(wysoka/niska temperatura) przerwanie można konfigurować
 W trybie automatycznym, temperaturę resetowania systemu można konfigurować
 Wsparcie dla 2 kanał TS-ADC (używane odpowiednio dla procesora i NPU), Kryteria temperaturowe każdego kanału można konfigurować
 Zakres temperatur -40~125°C i rozdzielczość temperatury 5°C
 12-bitowy przetwornik ADC SAR do 732 Częstotliwość próbkowania S/s
 Kolejne przybliżenie ADC (SAR ADC)
 Rozdzielczość 10-bitowa
 Częstotliwość próbkowania do 1MS/s
 6 kanały wejściowe single-ended
 OTP
 Obsługa przestrzeni adresowej 32Kbit i wyższej przestrzeni adresowej 4K jest częścią niezabezpieczoną.
 Obsługa odczytu i programowania maski słów w bezpiecznym modelu
 Długość programu pomocniczego od 1 do 32 fragment
 Operacja odczytu obsługuje tylko 8 bitów
 Można odczytać stan programu i odczytu
 Program nie adresuje rekordu
 Rodzaj opakowania
 FCCSP 409-stykowe (ciało: 14mm x 14 mm; Rozmiar piłki: 0.3mm; boisko do piłki: 0.65mm)
Notatki:
①: DDR3/DDR3L/DDR4/LPDDR3/LPDDR4 nie są używane jednocześnie

RKDevTool_Release_v2.74

https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing

SDK

https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing

Arkusz danych

Karta katalogowa RV1126-Vcan1748

RV1126 RV1109 Szybki start

Rockchip_RV1126_RV1109_Quick_Start_Linux_EN

Przewodnik programisty Rockchip RockX_SDK

Rockchip_Developer_Guide_RockX_SDK_CN

Rockchip_Developer_Guide_RockX_SDK_EN

Klient zapytał, czy nasza płytka rozwojowa RV1126 ma funkcje WiFi i Bluetooth.

Sam sprzęt naszej płyty nie jest wyposażony w moduły Wi-Fi i Bluetooth, ale możesz dodać moduł Wi-Fi przez USB, aby zrealizować kartę RV1126 z funkcją Wi-Fi. Bluetooth nie jest obecnie obsługiwany.

Kolejny aparat marki, który zastępuje Sony IMX415

Klienci pytają, czy nasze tablice nie korzystają z kamery Sony IMX, chce używać aparatów innych marek. Dobrze, musimy sprawdzić informacje o aparacie, rezolucja, i specyfikacje w pierwszej kolejności.

Nasi inżynierowie najpierw to ocenią. Jeśli zostanie to potwierdzone, musimy zmienić sterownik aparatu w oprogramowaniu sprzętowym RV1126. Dobrze, sterownik kamery musi zostać dostarczony przez klienta. Najlepiej byłoby dostarczyć nam kawałek sprzętu, abyśmy mogli go przetestować i sprawdzić, czy będzie dobrze działać podczas jego modyfikacji.

https://youtube.com/shorts/ud8VvntMqTs