Rockchip RV1126 Placa de núcleo da placa de desenvolvimento IPC RV1109 AI SDK Kit de desenvolvimento de software vcan1748

1. SOC RV1126, Pino a Pino compatível com RV1109;

2. DDR3L (Samsung K4B4G1646E BCNB)

Um BCNB DDR3 K4B4G1646E de 4G bit está conectado na parte frontal e traseira de toda a placa, com um total de 8G bits DDR3;

3. SPI N e Flash:

A versão A está equipada com 2G bit SPI Nand Flash XT26G02AWSEGA

A versão B está equipada com 4G bit SPI Nand Flash XT26G04AWSEGA

4. RMII PHY (RTL8201F)

5. Codec (ES8311)

6.Transformador (Transformador de isolamento de rede MS10232ANL)

Pino1	VCC5V0_OTG
Pino2	OTG_DM
Pino3	OTG_DP
Pino 4	GND

9.Ethernet&Tomada de força

Pino1	TX+	Pino 6	RX-
Pino2	Texas-	Pino 7	POE78
Pino3	RX+	Pino 8	POE78
Pino 4	POE45	Pino 9	GND
Pino 5	POE45	Pino 10	VCC12V_DCIN

10. Conector de áudio

Pino1	LED1/PHYAD1
Pino2	LED0/PHYAD0
Pino3	REINICIAR
Pino 4	MICP
Pino 5	GND
Pino 6	LINE_OUT

Especificação da vista traseira

1.DDR3L (Samsung K4B4G1646E BCNB)

Um DDR3 de 4 Gbit está conectado na parte frontal e traseira de toda a placa, com um total de 8G bits;

2.Conector MIPI DSI

Pino1	IRQ	Pino11	MIPI_DSI_D3N
Pino2	PWR_EN	Pino 12	MIPI_DSI_D3P
Pino3	RST	Pino13	MIPI_DSI_D0N
Pino 4	I2C3_SDA	Pino 14	MIPI_DSI_D0P
Pino 5	I2C3_SCL	Pino 15	GND
Pino 6	GND	pino16	MIPI_DSI_CLKN
Pino 7	MIPI_DSI_D2P	Pino 17	PUBLIC_DSI_CLKP
Pino 8	MIPI_DSI_D2N	Pino 18	GND
Pino 9	MIPI_DSI_D1P	Pino 19	VCC_12V
Pino 10	MIPI_DSI_D1N	Pino 20	VCC_12V

3.Conector MIPI CSI

Pino1	VCC3V3_SYS	Pino 21	MIPI_CSI_RX0_D1N
Pino2	VCC3V3_SYS	Pino 22	MIPI_CSI_RX0_D0P
Pino3	SPI0_CLK	Pino 23	MIPI_CSI_RX0_D0N
Pino 4	LED_PWM	Pino 24	GND
Pino 5	SPI0_CS0N	Pino 25	MIPI_CSI_CLK0
Pino 6	SPI0_MISO	Pino 26	GND
Pino 7	SPI0_MOSI	Pino 27	PWM8
Pino 8	I2C1_SDA	Pino 28	IRC_AIN
Pino 9	I2C1_SCL	Pino 29	PWM11
Pino 10	MIPI_RX0_PDN	Pino 30	PWM9
Pino11	MIPI_RX0_RST	Pino 31	IRC_BIN
Pino 12	GND	Pino 32	ZOOM_EN
Pino13	MIPI_CSI_RX0_CLKP	Pino 33	PWM10
Pino 14	MIPI_CSI_RX0_CLKN	Pino 34	P-IRIS_EN
Pino 15	GND	Pino 35	FOCUS_EN
pino16	MIPI_CSI_RX0_D2P	Pino 36	ADC_IN
Pino 17	MIPI_CSI_RX0_D2N	Pino 37	GND
Pino 18	MIPI_CSI_RX0_D3P	Pino 38	VCC_1V8
Pino 19	MIPI_CSI_RX0_D3N	Pino 39	VCC_12V
Pino 20	MIPI_CSI_RX0_D1P	Pino 40	VCC_12V

4.Conector de função

Pino1	HOST_DM	Pino 14	SDMMC0_D0
Pino2	HOST_DP	Pino 15	SDMMC0_CLK
Pino3	GND	pino16	SDMMC0_D3
Pino 4	GND	Pino 17	RS485_CTL
Pino 5	ALARM_IN	Pino 18	UART3_RX_485
Pino 6	SDMMC0_DET	Pino 19	UART3_TX_485
Pino 7	ALARME_OUT	Pino 20	GND
Pino 8	SDMMC0_PWREN	Pino 21	VCC_12V
Pino 9	SDMMC0_D2	Pino 22	VCC_12V
Pino 10	USB_PWREN	Pino 23	POE45
Pino11	SDMMC0_CMD	Pino 24	POE78
Pino 12	GND	Pino 25	POE36
Pino13	SDMMC0_D1	Pino 26	POE12

 

 

1.1 Visão geral
RV1126 é um SoC de processador de visão de alto desempenho para IPC/CVR, especialmente para aplicações relacionadas à IA. É baseado em um núcleo quad-core ARM Cortex-A7 de 32 bits que integra NEON e FPU. Há um cache I de 32 KB e um cache D de 32 KB para cada núcleo e um cache L2 unificado de 512 KB. A NPU integrada suporta operação híbrida INT8/INT16 e o ​​poder de computação é de até 2,0TOPs. In addition, com sua forte compatibilidade, modelos de rede baseados em uma série de estruturas como TensorFlow/MXNet/PyTorch/Caffe podem ser facilmente convertidos.<br>
RV1126 também apresenta uma nova geração de ISP de 14 megapixels totalmente baseado em hardware (processador de sinal de imagem) e pós-processador. Ele implementa muitos aceleradores de algoritmos normalmente usados ​​em IPC e CVR, como HDR, 3Funções A (EA, DE, AWB), LSC, 3DNR, 2DNR, afiar, dez, correção olho de peixe, correção gama, detecção de pontos característicos e assim por diante. Todos eles são processamento em tempo real. Cooperando com dois MIPI CSI (ou LVDS/SubLVDS) e um DVP (BT.601/BT.656/BT.1120) interface, os usuários podem construir um sistema que receba dados de vídeo de 3 sensores de câmera simultaneamente.
O codificador de vídeo incorporado no RV1126 suporta codificação UHD H.265/H.264. Ele também suporta codificação multi-stream, até um 4Kp30 e um 1080p30 simultâneos. Com a ajuda deste recurso, o vídeo da câmera pode ser codificado com resolução mais alta e armazenado na memória local e transferido para outro vídeo de resolução mais baixa para armazenamento em nuvem ao mesmo tempo. O decodificador de vídeo H.264/H.265 no RV1126 suporta 4Kp30 para H.264 e H.265.
Além do bloco multimídia de alto desempenho anterior, RV1126 também contém áudio rico, memória, e outras interfaces periféricas, como I2C, IPS, PWM, e assim por diante. Isso pode ajudar os usuários a adicionar mais sensores ou outros periféricos a todo o sistema para melhorar a flexibilidade e a expansibilidade.
RV1126 possui DRAM externa de alto desempenho (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133) capaz de sustentar larguras de banda de memória exigentes.
1.2 Características
Os recursos listados abaixo, que podem ou não estar presentes em um produto real, podem estar sujeitos aos requisitos de licenciamento de terceiros. Entre em contato com a Rockchip para obter informações sobre configurações reais de recursos do produto e requisitos de licenciamento.
1.2.1 Processador de aplicativos
 Quad-Core Cortex-A7
 Implementação completa do conjunto de instruções da arquitetura ARM v7-A, ARM Neon Avançado SIMD
 Neon e FPU integrados separadamente
 32 KB L1 I-Cache e 32 KB L1 D-cache por CPU Cortex-A7
 Cache L2 unificado de 512 KB para Quad-Core Cortex-A7
 Tecnologia TrustZone suportada
 Domínios de energia separados para o sistema central da CPU para suportar interruptor de alimentação interno e ligar/desligar externamente com base nos diferentes cenários de aplicação
 PD_CPU0: 1st Córtex-A7 + Néon + PUF + Cache I/D L1
 PD_CPU1: 2nd Cortex-A7 + Néon + PUF + Cache I/D L1
 PD_CPU2: 3º Córtex-A7 + Néon + PUF + Cache I/D L1
 PD_CPU3: 4o Córtex-A7 + Néon + PUF + Cache I/D L1
 Um domínio de tensão isolado para suportar DVFS
1.2.2 Interface de entrada de vídeo
 Interface e processador de entrada de vídeo
 Duas interfaces MIPI CSI/LVDS/SubLVDS, 4 pistas cada, A taxa de dados máxima do MIPI CSI é de 2,5 Gbps/pista, A taxa de dados máxima LVDS/SublVDS é de 1 Gbps/pista
 Na interface DVP padrão de 8/10/12/16 bits, dados de entrada de até 150 MHz
 Suporta interfaces BT.601/BT.656 e BT.1120 VI
 Suporta a polaridade de pixel_clk、hsync、vsync configurável
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
 ISP
 A resolução máxima é 14Mpixel(4416×3312)
 Entrada DVP: ITU-R BT.601/656/1120 com raw8/raw10/raw12/raw16, YUV422
 Entrada MIPI: Faixa de dados RX x1/x2/x4, raw8/raw10/raw12, YUV422
 3A: incluir AE/histograma, DE, Saída de estatísticas AWB
 FPN: Remoção de ruído de padrão fixo
 BLC: Correção de nível de preto
 DPCC: Correção de cluster de pixels de defeito estático/dinâmico
 LSC: Correção de sombreamento de lente
 Bayer NÃO: Eliminação de ruído bruto da Bayer, 2DNR
 HDR: 3-/2-Mesclagem de quadros em faixa altamente dinâmica
 TMO: 3-/2-Mapeamento de tons de vídeo de mesclagem de quadros
 WDR: Mapeamento de tons de ampla faixa dinâmica de um quadro
 Debayer: Demosaico Adaptativo Avançado com Correção de Aberração Cromática
 CCM/CSM: Matriz de correção de cores; RGB2YUV etc..
 Gama: Correção de saída gama
 Desembaçar/Aprimorar: Desembaçamento automático e aprimoramento de bordas
 3DLUT: 3Paleta de cores D-Lut para cliente
 LDCH: Distorção da lente na direção horizontal
 Escala de saída*3: nível de redução de escala de suporte * 3(W0&isso;3264; W1&isso;1280; W2&isso;1280)
 Escala de saída*2: nível de redução de escala de suporte * 2(W0&isso;1920; W1&isso;1920)
 Saída (Futebol Americano): suporta YUV422/420 com compressão de buffer de quadro
 3DNR: Redução de ruído temporal avançada em YUV
 2DNR: Redução avançada de ruído espacial em YUV
 Nítido: Nitidez de imagem &amplificador; Aprimoramento de borda em YUV
 ORB: BRIEF rápido e girado orientado, um método de detecção de pontos característicos
 FEC: maior distorção da lente e correção de olho de peixe
 CGC: Compressão de gama de cores, Conversão de intervalo completo/limite YUV
1.2.3 CODEC de vídeo
 Decodificador de vídeo
 Decodificação em tempo real de H.264 e H.265
 Perfil Main e Main10 para H.265, até o nível 5.0 e 4096×2304@30fps
 Linha de base, principal, alto, alto10 e alto 4:2:2(sem MBAFF), até o nível 5.1 e 4096×2304@30fps
 Codificador de vídeo
 Codificação de vídeo UHD H.265/H.264 em tempo real
 Quadros I/P e referência SmartP.
 Modos de controle de taxa de cinco bits (CBR, VBR, FixQp, AVBR, e QpMap)
 Até 100 Taxa de bits de saída em Mbit/s
 Apoiar o ROI(sem limite) encoding;
 Alto perfil para H.264, até o nível 5.1 e 4096×2304@30fps
 Perfil principal para H.265, até o nível 5.0 e 4096×2304@30fps
 Suporta codificação multi-stream
 3840 x 2160 a 30 fps + 1080Codificação p@30 fps
 3840 codificação x 2160@30 + 3840 x 2160@30 fps decodificação
 Formato dos dados de entrada:
 YCbCr 4:2:0 planar
 YCbCr 4:2:0 semiplanar
 YCbYCr 4:2:2
 CbYCrY 4:2:2 intercalado
 RGB444 e BGR444
 RGB555 e BGR555
 RGB565 e BGR565
 RGB888 e BRG888
 RGB101010 e BRG101010
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
 Um domínio de tensão isolado para suportar DVFS
1.2.4 CODEC JPEG
 Codificador JPEG
 Linha de base (Sequencial DCT)
 O tamanho do codificador é de 96×96 a 8192×8192(67MPixéis)
 Até 90 milhões de pixels por segundo
 Decodificador JPEG
 O tamanho do decodificador é de 48×48 a 8176×8176(66.8MPixéis)
 Até 76 milhões de pixels por segundo
1.2.5 Unidade de Processo Neural
 Mecanismo de aceleração de rede neural com desempenho de processamento de até 2.0 TOPOS
 Suporte inteiro 8, inteiro 16 operação de convolução
 Apoiar estruturas de aprendizagem profunda: TensorFlow, TF-lite, Pytorch, Café, ONNX, MXNet, Duro, Rede escura
 Suporta API OpenVX
 Um domínio de tensão isolado para suportar DVFS
1.2.6 Organização da Memória
 Memória interna no chip
 BootRom
 SYSTEM_SRAM no domínio de tensão de VD_LOGIC
 PMU_SRAM no domínio de tensão de VD_PMU para aplicação de baixa potência
 Memória externa off-chip
 DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133①
 Flash SPI
 eMMC
 Cartão SD
 Assíncrono Nand Flash
1.2.7 Memória Interna
 BootRom interno
 Suporta inicialização do sistema a partir do seguinte dispositivo:
 Interface Flash FSPI
 Interface eMMC
 Interface SDMMC
 Interface NAND assíncrona
 Suporta download do código do sistema pela seguinte interface:
Interface USB OTG (Modo de dispositivo)
 SYSTEM_SRAM
 Tamanho: 64KB
 PMU_SRAM
 Tamanho: 8KB
1.2.8 Memória externa ou dispositivo de armazenamento
 Interface de memória dinâmica (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133)
 Compatível com os padrões JEDEC
 Compatível com DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
 Suporta largura de dados de 32 bits, 2 classificações (seleção de fichas), máximo de 4 GB de espaço de endereçamento por classificação, o espaço total de endereçamento é de 4 GB (máx.)
 Modos de baixo consumo de energia, como desligamento e atualização automática para SDRAM
 Interface eMMC
 Compatível com interface iNAND padrão
 Compatível com especificação eMMC 4.51
 Suporta três larguras de barramento de dados: 1-pedaço, 4-bits ou 8 bits
 Suporte até HS200; mas não suporta fila CMD
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
 Interface SD/MMC
 Compatível com SD3.0, MMC versão 4.51
 A largura do barramento de dados é de 4 bits
 Interface Flash Serial Flexível(FSPI)
 Suporta transferência de dados de/para dispositivo flash serial
 Suporte x1, x2, modo de bits de dados x4
 Suporte 2 seleção de fichas
 Interface Nand Flash
 Suporte assíncrono nand flash
 A largura do barramento de dados é de 8 bits
 Suporte 1 seleção de fichas
 Suporte LBA e flash
 ECC de hardware de até 16 bits/1 KB
 Suporta temporização de interface configurável
1.2.9 Componente do sistema
 MCU RISC-V
 Núcleo de microcontrolador de 32 bits com RISC -V ISA
 Arquitetura de Harvard, Instrução separada, e memórias de dados
 O conjunto de instruções é RV32I com extensões M e C
 Controlador de interrupção programável integrado (IPIC), todos 123 Linhas IRQ conectadas ao GIC para Cortex-A7 também se conectam ao RISC –V MCU
 Controlador de depuração integrado com interface JTAG
 CRU (relógio &amplificador; redefinir unidade)
 Suporta controle de clock gating para componentes individuais
 Um oscilador com entrada de clock de 24MHz
 Suporta controle global de reinicialização suave para todo o chip, também reinicialização suave individual para cada componente
 PMU (unidade de gerenciamento de energia)
 Suporte 5 domínios de tensão separados VD_CORE/VD_LOGIC/VD_PMU/VD_NPU/VD_VEPU
 Suporte 14 domínios de poder separados, que pode ser ligado/desligado por software com base em diferentes cenários de aplicação
 Vários modos de trabalho configuráveis ​​para economizar energia por diferentes frequências ou controle automático de clock ou controle liga/desliga do domínio de energia
 Temporizador
 Suporte 6 64temporizadores de bits com operação baseada em interrupção para aplicativos não seguros
 Suporte 2 64bit-timers com operação baseada em interrupção para aplicação segura
 Suporta dois modos de operação: contagem de execução livre e definida pelo usuário
 Suporte ao estado de trabalho do temporizador verificável
PWM
 Suporte 12 PWMs no chip (PWM0~PWM11) com a operação baseada em interrupção
 A operação pré-escalada programável para o relógio do barramento e depois escalonada
 Recurso de temporizador/contador incorporado de 32 bits
 Modo de captura de suporte
 Suporta modo contínuo ou modo único
 Fornece modo de referência e gera várias formas de onda de ciclo de trabalho
 Otimizado para aplicação IR para PWM3, PWM7, e PWM11
 Cão de guarda
 Contador de watchdog de 32 bits
 O contador faz a contagem regressiva de um valor predefinido até 0 para indicar a ocorrência de um tempo limite
 O WDT pode executar dois tipos de operações quando ocorre o tempo limite:
 Gere uma reinicialização do sistema
 Primeiro, gerar uma interrupção e se esta não for eliminada pela rotina de serviço no momento em que ocorrer um segundo tempo limite, gere uma reinicialização do sistema
 Comprimento do pulso de reinicialização programável
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
 Totalmente 16 intervalos definidos do período de tempo limite principal
 Um Watchdog para aplicativos não seguros
 Um Watchdog para aplicação segura
 Controlador de interrupção
 Suporte 128 Interrupção SPI origina entrada de diferentes componentes
 Suporte 16 interrupções acionadas por software
 Duas saídas de interrupção (nFIQ e nIRQ) separadamente para cada Cortex-A7, ambos são sensíveis a baixo nível
 Suporta diferentes prioridades de interrupção para cada fonte de interrupção, e eles são sempre programáveis ​​por software
 DMAC
 DMA baseado em programação de microcódigo
 A função DMA de lista vinculada é suportada para concluir a transferência dispersa
 Suporta tipos de transferência de dados com memória para memória, memória para periférico, periférico para memória
 Sinaliza a ocorrência de vários eventos DMA usando os sinais de saída de interrupção
 Um controlador DMA integrado para o sistema
 Recursos DMAC:
 Suporte 8 canais
 27 solicitações de hardware de periféricos
 2 interrompe a saída
 Suporta tecnologia TrustZone e estado seguro programável para cada canal DMA
 Sistema Seguro
 Mecanismo de criptografia
 Suporta cifra SM2/SM3/SM4
 Suporte SHA-1, SHA-256/224, SHA-512/384, e MD5 com preenchimento de hardware
 Item da lista de links de suporte (LLI) Transferência DMA
 Suporta criptografia AES-128 AES-256 &amplificador; descriptografar cifra
 Suporte ao modo AES ECB/CBC/OFB/CFB/CTR/CTS/XTS
 Suporte DES &amplificador; Criptografia TDES &amplificador; descriptografar cifra
 Suporta modo DES/TDES ECB/CBC/OFB/CFB
 Suporta até 4096 bits Operações matemáticas PKA para RSA/ECC
 Suporta configuração de até 8 canais
 Suporte até 256 bits de saída TRNG
 Suporta codificação de dados para todos os tipos de DDR
 Suporta OTP seguro
 Suporta depuração segura
 Suporta sistema operacional seguro
 Caixa de correio
 Uma caixa de correio em SoC para atender a comunicação MCU A7 e RISC-V
 Suporta quatro elementos de caixa de correio por caixa de correio, cada elemento inclui uma palavra de dados, um registro de palavra de comando, e um bit de flag que pode representar uma interrupção
 Fornecer 32 bloquear registros para o software usar para indicar se a caixa de correio está ocupada
 CRIANÇAS
 Suporte para descompactar arquivos GZIP
 Suporte para descompactar arquivos LZ4, incluindo a Estrutura Geral do formato LZ4 Frame e o formato Legacy Frame.
 Suporte para descompactar dados no formato Deflate
 Suporte para descompactação de dados no formato ZLIB
 Suporta interrupção completa e saída de interrupção de erro
 Suporte à verificação de Hash32 no processo de descompressão LZ4
 Suporta a função de limite de tamanho dos dados descompactados para evitar que a memória seja destruída maliciosamente durante o processo de descompactação
 Software de suporte para interromper o processo de descompressão
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
1.2.10 Motor gráfico
 Mecanismo gráfico 2D (RGA):
 Formatos de origem:
 ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
 RGBA5551, RGBA4444
 YUV420 plano, YUV420 semiplanar
 YUV422 plano, YUV422 semiplanar
 YUV de 10 bits para YUV420/422 semiplanar
 PPB8, BPP4, PPB2, PPB1
 Formatos de destino:
 ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
 RGBA5551, RGBA4444
 YUV420 plano, YUV420 semiplanar
 YUV422 plano, YUV422 semiplanar
 Conversão de formato de pixel, BT.601/BT.709
 Resolução máxima: 8192fonte ×8192, 4096×4096 destino
 BitBlt
 Duas fontes BitBLT:
 A+B=B somente BitBLT, Um suporte gira e escala quando B é fixo
 Segunda fonte A+B=C (B) tem o mesmo atributo que (C) mais função de rotação
 Preenchimento de cor com preenchimento gradiente, e preenchimento de padrão
 Alongamento e encolhimento de alto desempenho
 Expansão monocromática para renderização de texto
 Novo alfa abrangente por pixel (canal colorido/alfa separadamente)
 Modos de mesclagem alfa, incluindo Java 2 Regras de mistura de composição de Porter-Duff, chave de croma, máscara padrão, desvanecimento
 Operação de pontilhamento
 0, 90, 180, 270-rotação de graus
 espelho x, espelho y, e operação de rotação
 Processador de aprimoramento de imagem (PEI):
 Formato da imagem
 Dados de entrada: YUV420/YUV422, semi-planar/planar, Troca UV
 Dados de saída: YUV420/YUV422, semiplanar, Troca UV, Modo lado a lado
 Conversão de amostragem descendente YUV de 422 para 420
 Resolução máxima para imagem dinâmica de até 1920×1080
 Desentrelaçar
1.2.11 Interface de exibição
 Um até 24 interface de saída de vídeo paralela RGB de bits
 Uma interface de saída de vídeo BT.1120
 Uma interface MIPI DSI de 4 pistas, até 1 Gbps por pista
 Até 1080p@60fps
1.2.12 Processador de saída de vídeo (TCG)
 Até 1920×1080 @60fps
 Camada múltipla
 Camada de fundo
 Camada Win0
 Camada Win2
 Formato de entrada: RGB888, ARGB888, RGB565, YCbCr422, YCbCr420, YCbCr444
 1/8 para 8 mecanismo de redução e aumento de escala
 Suporte a exibição virtual
 256 mistura de nível alfa (suporte alfa pré-multiplicado)
 Chave de cores de transparência
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
 YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
 RGB2YCbCr (BT.601/BT.709)
 Suporte multirregional
 Camada Win0 e sobreposição de camada Win2 intercambiáveis
 Suporta sobreposição de domínio RGB ou YUV
 BCSH (Brilho, Contraste, Saturação, Ajuste de matiz)
 BCSH: YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
 BCSH: RGB2YCbCr (BT.601/BT.709)
 Suporte para ajuste de gama
 Suporte dither down allegro RGB888to666 RGB888to565 &amplificador; hesitar para baixo FRC (configurável) RGB888 a 666
 Visor em branco e preto
1.2.13 Interface de áudio
 I2S0 com 8 canais
 Até 8 canais TX e 8 caminho RX dos canais
 Resolução de áudio de 16 bits a 32 bits
 Taxa de amostragem de até 192KHz
 Fornece modo de trabalho mestre e escravo, configurável por software
 Suporte 3 Formatos I2S (normal, justificado à esquerda, justificado à direita)
 Suporte 4 Formatos PCM (cedo, tarde1, tarde2, tarde3)
 Os modos I2S e PCM não podem ser usados ​​ao mesmo tempo
 I2S1/I2S2 com 2 canais
 Até 2 canais para TX e 2 caminho RX dos canais
 Resolução de áudio de 16 bits a 32 bits
 Taxa de amostragem de até 192KHz
 Fornece modo de trabalho mestre e escravo, configurável por software
 Suporte 3 Formatos I2S (normal, justificado à esquerda, justificado à direita)
 Suporte 4 Formatos PCM (cedo, tarde1, tarde2, tarde3)
 I2S e PCM não podem ser usados ​​ao mesmo tempo
 PDM
 Até 8 canais
 Resolução de áudio de 16 bits a 24 bits
 Taxa de amostragem de até 192KHz
 Suporta modo de recepção mestre PDM
 TDM
 Suporta até 8 canais para TX e 8 canais para caminho RX
 Resolução de áudio de 16 bits a 32 bits
 Taxa de amostragem de até 192KHz
 Fornece modo de trabalho mestre e escravo, configurável por software
 Suporte 3 Formatos I2S (normal, justificado à esquerda, justificado à direita)
 Suporte 4 Formatos PCM (cedo, tarde1, tarde2, tarde3)
 Áudio PWM
 Suporte para conversão do formato PCM para PWM
 Taxa de amostragem de até 16x
 Suporta interpolação linear para sobreamostragem 2x/4x/8x/16
 Suporte 8/9/10/11 bits mascaráveis ​​canal L/R saída PWM
 Codec de áudio digital
 Suporta ADC digital de 3 canais
 Suporta DAC digital de 2 canais
 Suporta interface I2S/PCM
 Suporta modo mestre e escravo I2S/PCM
 Suporta transmissão de áudio de 4 canais no modo I2S
 Suporta recepção de áudio de 2 canais no modo I2S
 Suporta transmissão ou recepção de áudio de 2 canais no modo PCM
 Suporta resolução de amostra de 16 ~ 24 bits para ADC digital e DAC digital
<estilo span=”cor: #affff;”>Folha de dados RV1126 Rev 1.4</período>
 Tanto o ADC digital quanto o DAC digital suportam três grupos de taxas de amostragem. Grupo 0 são 8 kHz/16 kHz/32 kHz/64 kHz/128 kHz, grupo 1 são 11,025 khz/22,05 khz/44,1 khz/88,2 khz/176,4 khz e grupo 2 são 12khz/24khz/48khz/96khz/192khz
 A banda passante dos filtros ADC digitais é 0,45625*fs
 Suporta ondulação de banda passante ADC digital dentro de +/-0,1dB
 A banda de parada dos filtros ADC digitais é 0,5*fs
 Suporta atenuação de banda de parada ADC digital de pelo menos 60dB
 Suporta controle de volume para ADC digital e DAC digital
 Suporta controle de nível automático (ALC)e porta de ruído para ADC digital
 Suporta comunicação com Codec Analógico através do barramento I2C
1.2.14 Conectividade
 Interface SDIO
 Compatível com protocolo SDIO3.0
 Larguras de barramento de dados de 4 bits
 Controlador Ethernet GMAC 10/100/1000M
 Suporta taxas de transferência de dados de 10/100/1000 Mbps com as interfaces RGMII
 Suporta taxas de transferência de dados de 10/100 Mbps com as interfaces RMII
 Suporta operação full-duplex e half-duplex  Suporte para descarregamento de segmentação TCP (TSO) e descarregamento de segmentação UDP (USO) aceleração de rede<br>
USB 2.0 Hospedar
 Compatível com USB 2.0 especificação
 Suporta alta velocidade(480Mbps), velocidade máxima(12Mbps) e baixa velocidade(1.5Mbps) modo
 Suporta especificação de interface de controlador de host aprimorada (EHCI), Revisão 1.0
 Suporta especificação de interface de controlador de host aberto (OHCI), Revisão 1.0a
USB 2.0 OTG
 Especificação compatível
 Especificação de barramento serial universal, Revisão 2.0
 Interface de controlador host extensível para barramento serial universal (xHCI), Revisão 1.1
 Controle de suporte/em massa/interrupção/transferência isócrona
Interface SPI
 Suporte 2 Controladores SPI, suporta duas saídas de seleção de chip
 Suporta modo serial-master e serial-slave, configurável por software
Interface I2C
 Suporte 6 Interfaces I2C(I2C0-I2C5)
 Suporta modo de endereço de 7 bits e 10 bits
 Freqüência de clock programável por software
 Os dados no barramento I2C podem ser transferidos a taxas de até 100k bits/s no modo Padrão, até 400k bits/s no modo Rápido, ou até 1m bits/s no Fast-mode Plus
 Interface UART
 Suporte 6 Interfaces UART (UART0-UART5)
 Suporte 5 bits, 6pedaço, 7pedaço, e dados seriais de 8 bits transmitem ou recebem
 Bits de comunicação assíncrona padrão, como start, parar, e paridade
 Suporta diferentes clocks de entrada para operação UART para obter taxa de transmissão de até 4 Mbps
 Suporta modo de controle de fluxo automático(exceto UART2)
1.2.15 Outros
 Vários grupos de GPIO
 Todos os GPIOs podem ser usados ​​para gerar uma interrupção
 Disparo de nível de suporte e interrupção de disparo de borda
 Suporta polaridade configurável de interrupção de disparo de nível
 Suporta borda ascendente configurável, borda descendente, e ambas interrupções de gatilho de borda
 Suporta direção de tração configurável (um pull-up fraco e um pull-down fraco)
<forte>Folha de dados RV1126 Rev 1.4</forte>
 Suporta força de unidade configurável
 Sensor de temperatura (TS-ADC)
 Suporta modo definido pelo usuário e modo automático
 No modo definido pelo usuário, start_of_conversion pode ser controlado completamente por software, e também pode ser gerado por hardware.
 No modo automático, a temperatura do alarme(temperatura alta/baixa) interrupção pode ser configurável
 No modo automático, a temperatura da reinicialização do sistema pode ser configurável
 Apoio a 2 canal TS-ADC (usado para CPU e NPU respectivamente), os critérios de temperatura de cada canal podem ser configuráveis
 Faixa de temperatura de -40~125°C e resolução de temperatura de 5°C
 SAR ADC de 12 bits até 732 Taxa de amostragem S/s
 ADC de aproximação sucessiva (ADC SAR)
 Resolução de 10 bits
 Taxa de amostragem de até 1MS/s
 6 canais de entrada single-ended
 OTP
 Suporte a espaço de 32 Kbit e espaço de endereço superior a 4k é uma parte não segura.
 Suporta leitura e programa de máscara de palavras em um modelo seguro
 Duração do programa de suporte de 1 para 32 pedaço
 Suporte à operação de leitura apenas de 8 bits
 O estado de programa e leitura pode ser lido
 O programa não consegue endereçar o registro
 Tipo de pacote
 FCCSP 409 pinos (corpo: 14mm x 14 mm; Tamanho da bola: 0.3milímetros; arremesso de bola: 0.65milímetros)
Notas:
①: DDR3/DDR3L/DDR4/LPDDR3/LPDDR4 não é usado simultaneamente

RKDevTool_Release_v2.74

https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing

SDK

https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing

Ficha de dados

Folha de dados RV1126-Vcan1748

RV1126 RV1109 Início rápido

Rockchip_RV1126_RV1109_Quick_Start_Linux_EN

Guia do desenvolvedor Rockchip RockX_SDK

Rockchip_Developer_Guide_RockX_SDK_CN

Rockchip_Developer_Guide_RockX_SDK_EN

Um cliente perguntou se nossa placa de desenvolvimento RV1126 possui funções WiFi e Bluetooth.

Nosso hardware de placa em si não vem com módulos WiFi e Bluetooth, mas você pode adicionar um módulo WiFi via USB para realizar a placa RV1126 com função WiFi. Bluetooth não é compatível no momento.

Outra câmera da marca para substituir Sony IMX415

Os clientes perguntam se nossas placas não usam a câmera Sony IMX, ele quer usar outras marcas de câmeras. Bem, precisamos olhar as informações da câmera, resolução, e especificações primeiro.

Nossos engenheiros irão avaliá-lo primeiro. Se confirmado, precisamos alterar o driver da câmera no firmware RV1126. Bem, o driver da câmera precisa ser fornecido pelo cliente. Seria melhor nos fornecer um hardware para que possamos testar e verificar se ele funciona bem durante a modificação..

https://youtube.com/shorts/ud8VvntMqTs