Rockchip RV1126 carte de développement carte de base IPC RV1109 AI SDK Kit de développement logiciel vcan1748

1. SOC RV1126, Broche à broche compatible avec RV1109;

2. DDR3L (Samsung K4B4G1646E BCNB)

Un BCNB DDR3 K4B4G1646E 4G bits est fixé à l'avant et à l'arrière de l'ensemble de la carte., avec un total de 8 Go de DDR3;

3. Flash Nand SPI:

La version A est équipée de 2G bits SPI Nand Flash XT26G02AWSEGA

La version B est équipée de 4G bits SPI Nand Flash XT26G04AWSEGA

4. RMII PHY (RTL8201F)

5. Codec (ES8311)

6.Transformateur (Transformateur d'isolement réseau MS10232ANL)

Broche1	VCC5V0_OTG
Broche2	OTG_DM
Broche3	OTG_DP
Broche4	GND

9.Ethernet&Prise d'alimentation

Broche1	Émission+	Broche6	RX-
Broche2	Émission-	Broche7	POE78
Broche3	RX+	Broche8	POE78
Broche4	POE45	Épingle9	GND
Broche5	POE45	Broche10	VCC12V_DCIN

10. Connecteur audio

Broche1	LED1/PHYAD1
Broche2	LED0/PHYAD0
Broche3	RÉINITIALISER
Broche4	MICP
Broche5	GND
Broche6	LINE_OUT

Spécification de la vue arrière

1.DDR3L (Samsung K4B4G1646E BCNB)

Une DDR3 de 4 Go est fixée à l'avant et à l'arrière de l'ensemble de la carte., avec un total de 8G bits;

2.Connecteur MIPI-DSI

Broche1	IRQ	Broche11	MIPI_DSI_D3N
Broche2	PWR_FR	Broche12	MIPI_DSI_D3P
Broche3	TVD	Broche13	MIPI_DSI_D0N
Broche4	I2C3_SDA	Broche14	MIPI_DSI_D0P
Broche5	I2C3_SCL	Broche15	GND
Broche6	GND	broche16	MIPI_DSI_CLKN
Broche7	MIPI_DSI_D2P	Broche17	PUBLIC_DSI_CLKP
Broche8	MIPI_DSI_D2N	Broche18	GND
Épingle9	MIPI_DSI_D1P	Épingle19	VCC_12V
Broche10	MIPI_DSI_D1N	Broche20	VCC_12V

3.Connecteur MIPI CSI

Broche1	VCC3V3_SYS	Broche21	MIPI_CSI_RX0_D1N
Broche2	VCC3V3_SYS	Broche22	MIPI_CSI_RX0_D0P
Broche3	SPI0_CLK	Broche23	MIPI_CSI_RX0_D0N
Broche4	LED_PWM	Broche24	GND
Broche5	SPI0_CS0N	Broche25	MIPI_CSI_CLK0
Broche6	SPI0_MISO	Broche26	GND
Broche7	SPI0_MOSI	Broche27	PWM8
Broche8	I2C1_SDA	Broche28	IRC_AIN
Épingle9	I2C1_SCL	Broche29	PWM11
Broche10	MIPI_RX0_PDN	Broche30	PWM9
Broche11	MIPI_RX0_RST	Broche31	IRC_BIN
Broche12	GND	Broche32	ZOOM_FR
Broche13	MIPI_CSI_RX0_CLKP	Broche33	PWM10
Broche14	MIPI_CSI_RX0_CLKN	Broche34	P-IRIS_FR
Broche15	GND	Broche35	FOCUS_FR
broche16	MIPI_CSI_RX0_D2P	Broche36	ADC_IN
Broche17	MIPI_CSI_RX0_D2N	Broche37	GND
Broche18	MIPI_CSI_RX0_D3P	Broche38	VCC_1V8
Épingle19	MIPI_CSI_RX0_D3N	Épingle39	VCC_12V
Broche20	MIPI_CSI_RX0_D1P	Broche40	VCC_12V

4.Fonction Connecteur

Broche1	HOST_DM	Broche14	SDMMC0_D0
Broche2	HOST_DP	Broche15	SDMMC0_CLK
Broche3	GND	broche16	SDMMC0_D3
Broche4	GND	Broche17	RS485_CTL
Broche5	ALARM_IN	Broche18	UART3_RX_485
Broche6	SDMMC0_DET	Épingle19	UART3_TX_485
Broche7	ALARM_OUT	Broche20	GND
Broche8	SDMMC0_PWREN	Broche21	VCC_12V
Épingle9	SDMMC0_D2	Broche22	VCC_12V
Broche10	USB_PWREN	Broche23	POE45
Broche11	SDMMC0_CMD	Broche24	POE78
Broche12	GND	Broche25	POE36
Broche13	SDMMC0_D1	Broche26	POE12

 

 

1.1 Aperçu
RV1126 est un SoC de processeur de vision hautes performances pour IPC/CVR, en particulier pour les applications liées à l'IA. Il est basé sur un cœur quad-core ARM Cortex-A7 32 bits qui intègre NEON et FPU. Il existe un cache I de 32 Ko et un cache D de 32 Ko pour chaque cœur et un cache L2 unifié de 512 Ko. Le NPU intégré prend en charge le fonctionnement hybride INT8/INT16 et la puissance de calcul peut atteindre 2,0 TOP.. En outre, avec sa forte compatibilité, les modèles de réseau basés sur une série de frameworks tels que TensorFlow/MXNet/PyTorch/Caffe peuvent être facilement convertis.<br>
Le RV1126 introduit également une nouvelle génération de FAI entièrement matériel de 14 mégapixels. (processeur de signal d'image) et post-processeur. Il implémente de nombreux accélérateurs d'algorithmes habituellement utilisés en IPC et CVR., comme le HDR, 3Une fonction (AE, DE, AWB), LSC, 3DNR, 2DNR, affûtage, dix, correction fish-eye, correction gamma, détection des points caractéristiques, etc.. Tous sont traités en temps réel. Coopérer avec deux MIPI CSI (ou LVDS/SubLVDS) et un DVP (BT.601/BT.656/BT.1120) interface, les utilisateurs peuvent créer un système qui reçoit des données vidéo de 3 capteurs de caméra simultanément.
L'encodeur vidéo intégré au RV1126 prend en charge l'encodage UHD H.265/H.264. Il prend également en charge l'encodage multi-flux, jusqu'à un 4Kp30 et un 1080p30 simultanés. Avec l'aide de cette fonctionnalité, la vidéo de la caméra peut être codée avec une résolution plus élevée et stockée dans la mémoire locale et transférée vers une autre vidéo de résolution inférieure vers le stockage cloud en même temps. Le décodeur vidéo H.264/H.265 du RV1126 prend en charge 4Kp30 pour H.264 et H.265.
En complément du précédent bloc multimédia performant, Le RV1126 contient également un son riche, mémoire, et d'autres interfaces périphériques telles que I2C, IPS, MLI, et ainsi de suite. Ceux-ci peuvent aider les utilisateurs à ajouter plus de capteurs ou d'autres périphériques dans l'ensemble du système pour améliorer la flexibilité et l'extensibilité..
Le RV1126 dispose d'une DRAM externe hautes performances (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133) capable de supporter des bandes passantes mémoire exigeantes.
1.2 Features
Les fonctionnalités répertoriées ci-dessous, qui peuvent ou non être présentes dans un produit réel, peuvent être soumises aux exigences de licence de tiers.. Veuillez contacter Rockchip pour connaître les configurations réelles des fonctionnalités du produit et les exigences de licence..
1.2.1 Processeur d'application
 Cortex-A7 quadricœur
 Implémentation complète du jeu d'instructions de l'architecture ARM v7-A, ARM Néon Advanced SIMD
 Néon et FPU intégrés séparément
 32 Ko de cache I L1 et 32 ​​Ko de cache D L1 par processeur Cortex-A7
 Cache L2 unifié de 512 Ko pour Quad-Core Cortex-A7
 Technologie TrustZone prise en charge
 Domaines d'alimentation séparés pour le système central du processeur afin de prendre en charge l'interrupteur d'alimentation interne et d'allumer/éteindre en externe en fonction des différents scénarios d'application.
 PD_CPU0: 1st Cortex-A7 + Néon + FPU + Cache d'identification/D L1
 PD_CPU1: 2et Cortex-A7 + Néon + FPU + Cache d'identification/D L1
 PD_CPU2: 3rd Cortex-A7 + Néon + FPU + Cache d'identification/D L1
 PD_CPU3: 4e Cortex-A7 + Néon + FPU + Cache d'identification/D L1
 Un domaine de tension isolé pour prendre en charge DVFS
1.2.2 Interface d'entrée vidéo
 Interface et processeur d'entrée vidéo
 Deux interfaces MIPI CSI/ LVDS/SubLVDS, 4 voies chacune, Le débit de données maximum MIPI CSI est de 2,5 Gbit/s/voie, Le débit de données maximum LVDS/SublVDS est de 1 Gbit/s/voie
 Sur interface DVP standard 8/10/12/16 bits, données d'entrée jusqu'à 150 MHz
 Prise en charge des interfaces BT.601/BT.656 et BT.1120 VI
 Prise en charge de la polarité de pixel_clk、hsync、vsync configurable
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
 FAI
 La résolution maximale est de 14Mpixel(4416×3312)
 Entrée DVP: ITU-R BT.601/656/1120 avec raw8/raw10/raw12/raw16, YUV422
 Entrée MIPI: Voie de données RX x1/x2/x4, brut8/brut10/brut12, YUV422
 3A: inclure AE/histogramme, DE, Sortie des statistiques AWB
 FPN: Correction du bruit de motif
 BLC: Correction du niveau de noir
 DPCC: Correction de cluster de pixels défectueux statiques/dynamiques
 LSC: Correction de l'ombrage de l'objectif
 Bayer NON: Débruitage Bayer-Raw, 2DNR
HDR: 3-/2-Fusion d'images dans une plage dynamique élevée
 TMO: 3-/2-Mappage de tonalité vidéo de fusion d'images
 WDR: Mappage de tonalité à large plage dynamique One Frame
 Débayer: Démosaique adaptative avancée avec correction de l'aberration chromatique
 CCM/CSM: Matrice de correction des couleurs; RVB2YUV etc..
 Gamma: Correction de sortie gamma
 Désembuage/Amélioration: Dehaze automatique et amélioration des bords
 3DLUT: 3Palette de couleurs D-Lut pour le client
 LDCH: Distorsion de l'objectif dans le sens horizontal
 Échelle de sortie*3: niveau de réduction de prise en charge*3(W0&lt;3264; W1&lt;1280; W2&lt;1280)
 Échelle de sortie*2: niveau de réduction de prise en charge*2(W0&lt;1920; W1&lt;1920)
 Sortie (FBC): prend en charge YUV422/420 avec compression de tampon de trame
 3DNR: Réduction avancée du bruit temporel dans YUV
 2DNR: Réduction avancée du bruit spatial dans YUV
 Pointu: Affûtage de l'image &ampli; Amélioration des bords dans YUV
 ORBE: Orienté rapide et tourné BREF, une méthode de détection de points caractéristiques
 FEC: la plus grande distorsion de l'objectif et la correction Fish Eye
 CCG: Compression de la gamme de couleurs, Conversion de gamme complète/gamme limite YUV
1.2.3 CODEC vidéo
 Décodeur vidéo
 Décodage en temps réel de H.264 et H.265
 Profil Main et Main10 pour H.265, jusqu'au niveau 5.0 et 4096×2304@30fps
 Référence, principal, haut, haut10 et haut 4:2:2(sans MBAFF), jusqu'au niveau 5.1 et 4096×2304@30fps
 Encodeur vidéo
 Encodage vidéo UHD H.265/H.264 en temps réel
 Trames I-/P et référence SmartP.
 Modes de contrôle du débit à cinq bits (CBR, VBR, Correction de Qp, AVBR, et QpMap)
 Jusqu'à 100 Débit binaire de sortie Mbit/s
 Soutenir le retour sur investissement(pas de limite) codage;
 Profil haut pour H.264, jusqu'au niveau 5.1 et 4096×2304@30fps
 Profil principal pour H.265, jusqu'au niveau 5.0 et 4096×2304@30fps
 Prise en charge de l'encodage multi-flux
 3840 x 2160 à 30 ips + 1080Encodage p@30 ips
 3840 x 2160@30 encodage + 3840 x décodage 2160 @ 30 ips
 Format des données d'entrée:
YCbCr 4:2:0 planaire
YCbCr 4:2:0 semi-planaire
YCbYCr 4:2:2
 CBYCrY 4:2:2 entrelacé
 RVB444 et BGR444
 RGB555 et BGR555
 RGB565 et BGR565
 RGB888 et BRG888
 RGB101010 et BRG101010
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
 Un domaine de tension isolé pour prendre en charge DVFS
1.2.4 CODEC JPEG
 Encodeur JPEG
 Référence (DCT séquentielle)
 La taille de l'encodeur est de 96×96 à 8192×8192(67Mpixels)
 Jusqu'à 90 millions de pixels par seconde
 Décodeur JPEG
 La taille du décodeur est de 48×48 à 8176×8176(66.8Mpixels)
 Jusqu'à 76 millions de pixels par seconde
1.2.5 Unité de processus neuronal
 Moteur d'accélération de réseau neuronal avec des performances de traitement allant jusqu'à 2.0 HAUTS
 Prise en charge entière 8, entier 16 opération de convolution
 Prise en charge des cadres d'apprentissage profond: TensorFlow, TF-lite, Pytorche, Café, ONNX, MXNet, Dur, Réseau sombre
 Prise en charge de l'API OpenVX
 Un domaine de tension isolé pour prendre en charge DVFS
1.2.6 Organisation de la mémoire
 Mémoire interne sur puce
 BootRom
 SYSTEM_SRAM dans le domaine tension de VD_LOGIC
 PMU_SRAM dans le domaine de tension de VD_PMU pour application basse consommation
 Mémoire externe hors puce
 DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133①
 Flash SPI
eMMC
 Carte SD
 Flash Nand asynchrone
1.2.7 Mémoire interne
 BootRom interne
 Prise en charge du démarrage du système à partir du périphérique suivant:
 Interface Flash FSPI
Interface eMMC
Interface SDMMC
 Interface Nand asynchrone
 Prise en charge du téléchargement du code système via l'interface suivante:
Interface USB OTG (Mode appareil)
SYSTÈME_SRAM
 Taille: 64Ko
 PMU_SRAM
 Taille: 8Ko
1.2.8 Mémoire externe ou périphérique de stockage
 Interface mémoire dynamique (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133)
 Compatible avec les normes JEDEC
 Compatible avec DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
 Prise en charge d'une largeur de données de 32 bits, 2 rangs (la puce sélectionne), espace d'adressage maximum de 4 Go par rang, l'espace d'adressage total est de 4 Go (maximum)
 Modes faible consommation, comme la mise hors tension et l'auto-rafraîchissement pour la SDRAM
Interface eMMC
 Compatible avec l'interface iNAND standard
 Compatible avec la spécification eMMC 4.51
 Prise en charge de trois largeurs de bus de données: 1-peu, 4-bit ou 8 bits
 Prise en charge jusqu'à HS200; mais ne prend pas en charge la file d'attente CMD
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
Interface SD/MMC
 Compatible avec SD3.0, MMC ver4.51
 La largeur du bus de données est de 4 bits
 Interface Flash série flexible(FSPI)
 Prise en charge du transfert de données depuis/vers un périphérique flash série
 Prise en charge x1, x2, Mode bits de données x4
 Assistance 2 sélection de jetons
Interface Flash Nand
 Prise en charge du flash nand asynchrone
 La largeur du bus de données est de 8 bits
 Assistance 1 sélection de puce
 Prise en charge du flash LBA nand
 Jusqu'à 16 bits/1 Ko d'ECC matériel
 Prise en charge du timing d'interface configurable
1.2.9 Composant système
 Microcontrôleur RISC-V
 Noyau de microcontrôleur 32 bits avec RISC -V ISA
Architecture Harvard, Instructions séparées, et mémoires de données
 Le jeu d'instructions est RV32I avec les extensions M et C
 Contrôleur d'interruption programmable intégré (IPIC), tous 123 Les lignes IRQ connectées au GIC pour Cortex-A7 se connectent également au RISC –V MCU
 Contrôleur de débogage intégré avec interface JTAG
 CRU (horloge &ampli; réinitialiser l'unité)
 Prise en charge du contrôle de déclenchement d'horloge pour les composants individuels
 Un oscillateur avec entrée d'horloge 24 MHz
 Prise en charge du contrôle global de réinitialisation logicielle pour l'ensemble de la puce, également une réinitialisation logicielle individuelle pour chaque composant
 PMU (unité de gestion de l'énergie)
 Assistance 5 domaines de tension séparés VD_CORE/VD_LOGIC/VD_PMU/VD_NPU/VD_VEPU
 Assistance 14 domaines de puissance séparés, qui peut être mis sous/hors tension par un logiciel basé sur différentes scènes d'application
 Plusieurs modes de travail configurables pour économiser de l'énergie grâce à différentes fréquences ou contrôle automatique de l'horloge ou contrôle marche/arrêt du domaine d'alimentation
 Minuterie
 Assistance 6 64bit-timers avec fonctionnement basé sur les interruptions pour les applications non sécurisées
 Assistance 2 64bit-timers avec fonctionnement basé sur les interruptions pour une application sécurisée
 Prend en charge deux modes de fonctionnement: nombre libre et défini par l'utilisateur
 Prise en charge de l'état de travail de la minuterie vérifiable
 MLI
 Assistance 12 PWM sur puce (PWM0 ~ PWM11) avec le fonctionnement basé sur les interruptions
 Le fonctionnement pré-échelonné programmable sur l'horloge du bus, puis mis à l'échelle
 Fonction de minuterie/compteur 32 bits intégrée
 Prise en charge du mode de capture
 Prise en charge du mode continu ou du mode one-shot
 Fournit un mode de référence et produit diverses formes d'onde de rapport cyclique
 Optimisé pour les applications IR pour PWM3, PWM7, et PWM11
 Chien de garde
 Compteur de surveillance 32 bits
 Le compteur décompte à partir d'une valeur prédéfinie jusqu'à 0 pour indiquer l'apparition d'un timeout
 WDT peut effectuer deux types d'opérations lorsque le délai d'attente survient:
 Générer une réinitialisation du système
 Premièrement, générer une interruption et si celle-ci n'est pas effacée par la routine de service au moment où un deuxième délai d'attente se produit, générer une réinitialisation du système
 Longueur d'impulsion de réinitialisation programmable
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
 Totalement 16 plages définies de la période d'expiration principale
 Un chien de garde pour les applications non sécurisées
 Un chien de garde pour une application sécurisée
 Contrôleur d'interruption
 Assistance 128 Sources d'interruption SPI entrées à partir de différents composants
 Assistance 16 interruptions déclenchées par logiciel
 Deux sorties d'interruption (nFIQ et nIRQ) séparément pour chaque Cortex-A7, les deux sont sensibles à de faibles niveaux
 Prise en charge de différentes priorités d'interruption pour chaque source d'interruption, et ils sont toujours programmables par logiciel
DMAC
 DMA basé sur la programmation par micro-code
 La fonction DMA de liste chaînée est prise en charge pour effectuer le transfert par dispersion et collecte
 Prise en charge des types de transfert de données avec mémoire à mémoire, mémoire vers périphérique, périphérique à mémoire
 Signale l'apparition de divers événements DMA à l'aide des signaux de sortie d'interruption
 Un contrôleur DMA intégré pour le système
 Fonctionnalités DMAC:
 Assistance 8 chaînes
 27 demandes matérielles des périphériques
 2 interrompt la sortie
 Prise en charge de la technologie TrustZone et de l'état sécurisé programmable pour chaque canal DMA
 Système sécurisé
 Moteur de chiffrement
 Prise en charge du chiffrement SM2/SM3/SM4
 Prise en charge de SHA-1, SHA-256/224, SHA-512/384, et MD5 avec rembourrage matériel
 Élément de liste de liens de support (LLI) Transfert DMA
 Prise en charge du cryptage AES-128 AES-256 &ampli; décrypter le chiffre
 Prise en charge du mode AES ECB/CBC/OFB/CFB/CTR/CTS/XTS
 Support DES &ampli; Chiffrement TDES &ampli; décrypter le chiffre
 Prise en charge du mode DES/TDES ECB/CBC/OFB/CFB
 Prise en charge jusqu'à 4096 bits opérations mathématiques PKA pour RSA/ECC
 Prise en charge d'une configuration jusqu'à 8 canaux
 Prise en charge jusqu'à 256 bits de sortie TRNG
 Prise en charge du brouillage des données pour tous les types de DDR
 Prise en charge d'OTP sécurisé
 Prise en charge du débogage sécurisé
 Prise en charge du système d'exploitation sécurisé
 Boîte aux lettres
 Une boîte aux lettres dans le SoC pour gérer la communication MCU A7 et RISC-V
 Prise en charge de quatre éléments de boîte aux lettres par boîte aux lettres, chaque élément comprend un mot de données, registre d'un mot de commande, et un bit d'indicateur pouvant représenter une interruption
 Fournir 32 registres de verrouillage pour le logiciel à utiliser pour indiquer si la boîte aux lettres est occupée
 ENFANTS
 Prise en charge de la décompression des fichiers GZIP
 Prise en charge de la décompression des fichiers LZ4, y compris la structure générale du format LZ4 Frame et le format Legacy Frame.
 Prise en charge de la décompression des données au format Deflate
 Prise en charge de la décompression des données au format ZLIB
 Prise en charge de la sortie d'interruption complète et d'interruption d'erreur
 Prise en charge de la vérification Hash32 dans le processus de décompression LZ4
 Prend en charge la fonction de taille limite des données décompressées pour empêcher la destruction malveillante de la mémoire pendant le processus de décompression
 Logiciel de support pour arrêter le processus de décompression
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
1.2.10 Moteur graphique
 Moteur graphique 2D (RGA):
 Formats sources:
ABGR8888, XBGR888, ARVB8888, XRGB888
 RVB888, RVB565
RGBA5551, RVBA4444
 YUV420 planaire, YUV420 semi-planaire
 YUV422 planaire, YUV422 semi-planaire
 YUV 10 bits pour semi-planaire YUV420/422
 BPP8, BPP4, BPP2, BPP1
 Formats de destination:
ABGR8888, XBGR888, ARVB8888, XRGB888
 RVB888, RVB565
RGBA5551, RVBA4444
 YUV420 planaire, YUV420 semi-planaire
 YUV422 planaire, YUV422 semi-planaire
 Conversion du format de pixels, BT.601/BT.709
 Résolution maximale: 8192×8192 sources, 4096×4096 destination
 BitBlt
 Deux sources BitBLT:
 A+B=B uniquement BitBLT, Un support tourne et évolue lorsque B est fixé
 A+B=C deuxième source (B) a le même attribut que (C) plus fonction de rotation
 Remplissage de couleur avec un remplissage dégradé, et remplissage de motifs
 Étirement et rétrécissement hautes performances
 Expansion monochrome pour le rendu du texte
 Nouvel alpha complet par pixel (canal couleur/alpha séparément)
 Modes de fusion alpha, y compris Java 2 Règles de mélange de composition de Porter-Duff, incrustation chromatique, masque à motif, décoloration
 Opération de tramage
 0, 90, 180, 270-rotation des degrés
 x-miroir, y-miroir, et opération de rotation
 Processeur d'amélioration d'image (PEI):
 Format des images
 Données d'entrée: YUV420/YUV422, semi-plan/plan, échange d'UV
 Données de sortie: YUV420/YUV422, semi-planaire, échange d'UV, Mode tuile
 Conversion d'échantillonnage par sous-échantillonnage YUV à partir de 422 à 420
 Résolution maximale pour une image dynamique jusqu'à 1920 × 1080
 Désentrelacement
1.2.11 Interface d'affichage
 Un jusqu'à 24 bits interface de sortie vidéo parallèle RVB
 Une interface de sortie vidéo BT.1120
 Une interface MIPI DSI à 4 voies, jusqu'à 1 Gbit/s par voie
 Jusqu'à 1080p à 60 ips
1.2.12 Processeur de sortie vidéo (CGV)
 Jusqu'à 1920 × 1080 à 60 ips
 Plusieurs couches
 Couche d'arrière-plan
 Couche Win0
 Couche Win2
 Format d'entrée: RVB888, ARVB888, RVB565, YCbCr422, YCbCr420, YCbCr444
 1/8 à 8 moteur de réduction et de mise à l’échelle
 Prise en charge de l'affichage virtuel
 256 mélange alpha de niveau (support alpha prémultiplié)
 Légende de couleur de transparence
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
 YCbCr2RVB (rec601-mpeg/ rec601-jpeg/rec709)
 RVB2YCbCr (BT.601/BT.709)
 Prise en charge multi-régions
 Couche Win0 et superposition de couches Win2 échangeables
 Prise en charge de la superposition de domaines RVB ou YUV
 BCSH (Luminosité, Contraste, Saturation, Ajustement de la teinte)
 BCSH: YCbCr2RVB (rec601-mpeg/ rec601-jpeg/rec709)
 BCSH: RVB2YCbCr (BT.601/BT.709)
 Prise en charge du réglage Gamma
 Prise en charge du tramage allegro RGB888to666 RGB888to565 &ampli; tramage vers le bas FRC (configurable) RVB888 à 666
 Affichage vide et noir
1.2.13 Interface audio
 I2S0 avec 8 chaînes
 Jusqu'à 8 canaux TX et 8 canaux chemin RX
 Résolution audio de 16 bits à 32 bits
 Taux d'échantillonnage jusqu'à 192 KHz
 Fournit le mode de travail maître et esclave, configurable par logiciel
 Assistance 3 Formats I2S (normale, justifié à gauche, justifié à droite)
 Assistance 4 Formats PCM (tôt, en retard1, tard2, tard3)
 Les modes I2S et PCM ne peuvent pas être utilisés en même temps
 I2S1/I2S2 avec 2 chaînes
 Jusqu'à 2 canaux pour TX et 2 canaux chemin RX
 Résolution audio de 16 bits à 32 bits
 Taux d'échantillonnage jusqu'à 192 KHz
 Fournit le mode de travail maître et esclave, configurable par logiciel
 Assistance 3 Formats I2S (normale, justifié à gauche, justifié à droite)
 Assistance 4 Formats PCM (tôt, en retard1, tard2, tard3)
 I2S et PCM ne peuvent pas être utilisés en même temps
GDP
 Jusqu'à 8 chaînes
 Résolution audio de 16 bits à 24 bits
 Taux d'échantillonnage jusqu'à 192 KHz
 Prise en charge du mode de réception maître PDM
 GDT
 Prise en charge jusqu'à 8 canaux pour TX et 8 canaux pour le chemin RX
 Résolution audio de 16 bits à 32 bits
 Taux d'échantillonnage jusqu'à 192 KHz
 Fournit le mode de travail maître et esclave, configurable par logiciel
 Assistance 3 Formats I2S (normale, justifié à gauche, justifié à droite)
 Assistance 4 Formats PCM (tôt, en retard1, tard2, tard3)
PWM audio
 Prise en charge de la conversion du format PCM au format PWM
 Taux d'échantillonnage jusqu'à 16x
 Prise en charge de l'interpolation linéaire pour un suréchantillonnage 2x/4x/8x/16
 Assistance 8/9/10/11 bits masquables canal L/R sortie PWM
 Codec audio numérique
 Prise en charge de l'ADC numérique à 3 canaux
 Prise en charge du DAC numérique à 2 canaux
 Prise en charge de l'interface I2S/PCM
 Prise en charge des modes maître et esclave I2S/PCM
 Prise en charge de la transmission audio à 4 canaux en mode I2S
 Prise en charge de la réception audio à 2 canaux en mode I2S
 Prise en charge de la transmission ou de la réception audio à 2 canaux en mode PCM
 Prise en charge d'une résolution d'échantillon de 16 à 24 bits pour l'ADC numérique et le DAC numérique
<style de travée =”couleur: #ffffff;”>Fiche technique RV1126 Rév 1.4</portée>
 L'ADC numérique et le DAC numérique prennent en charge trois groupes de fréquences d'échantillonnage. Groupe 0 sont 8 kHz/16 kHz/32 kHz/64 kHz/128 kHz, groupe 1 sont 11,025 kHz/22,05 kHz/44,1 kHz/88,2 kHz/176,4 kHz et groupe 2 sont 12khz/24khz/48khz/96khz/192khz
 La bande passante des filtres ADC numériques est de 0,45625*fs
 Prise en charge de l'ondulation de la bande passante ADC numérique à +/-0,1 dB
 La bande d'arrêt des filtres ADC numériques est de 0,5*fs
 Prise en charge de l'atténuation de bande d'arrêt ADC numérique d'au moins 60 dB
 Prise en charge du contrôle du volume pour l'ADC numérique et le DAC numérique
 Prise en charge du contrôle automatique du niveau (ANS)et noise gate pour ADC numérique
 Prise en charge de la communication avec le codec analogique via le bus I2C
1.2.14 Connectivité
Interface SDIO
 Compatible avec le protocole SDIO3.0
 Largeurs de bus de données 4 bits
 Contrôleur Ethernet GMAC 10/100/1000M
 Prise en charge des taux de transfert de données de 10/100/1 000 Mbps avec les interfaces RGMII
 Prise en charge des taux de transfert de données de 10/100 Mbps avec les interfaces RMII
 Prise en charge du fonctionnement full-duplex et semi-duplex  Prise en charge du déchargement de segmentation TCP (GRT) et déchargement de segmentation UDP (UTILISER) accélération du réseau<br>
USB 2.0 Hôte
 Compatible USB 2.0 spécification
 Prend en charge le haut débit(480Mbit/s), à pleine vitesse(12Mbit/s) et à basse vitesse(1.5Mbit/s) mode
 Prise en charge des spécifications améliorées de l'interface du contrôleur hôte (EHCI), Révision 1.0
 Prise en charge de la spécification de l'interface du contrôleur hôte ouvert (OHCI), Révision 1.0a
USB 2.0 OTG
 Spécification compatible
 Spécification du bus série universel, Révision 2.0
 Interface de contrôleur hôte extensible pour bus série universel (xHCI), Révision 1.1
 Prise en charge du contrôle/bloc/interruption/transfert isochrone
Interface SPI
 Assistance 2 Contrôleurs SPI, prend en charge deux sorties de sélection de puce
 Prise en charge des modes série-maître et série-esclave, configurable par logiciel
Interface I2C
 Assistance 6 Interfaces I2C(I2C0-I2C5)
 Prise en charge du mode d'adresse 7 bits et 10 bits
 Fréquence d'horloge programmable par logiciel
 Les données sur le bus I2C peuvent être transférées à des débits allant jusqu'à 100 000 bits/s en mode Standard, jusqu'à 400 000 bits/s en mode rapide, ou jusqu'à 1 million de bits/s en mode rapide Plus
Interface UART
 Assistance 6 Interfaces UART (UART0-UART5)
 Prise en charge 5 bits, 6peu, 7peu, et transmission ou réception de données série 8 bits
 Bits de communication asynchrones standards tels que le démarrage, arrêt, et la parité
 Prise en charge de différentes horloges d'entrée pour le fonctionnement UART afin d'obtenir un débit en bauds jusqu'à 4 Mbps
 Prise en charge du mode de contrôle automatique du flux(sauf UART2)
1.2.15 Autres
 Plusieurs groupes de GPIO
 Tous les GPIO peuvent être utilisés pour générer une interruption
 Prise en charge du déclencheur de niveau et de l'interruption de déclenchement sur front
 Prise en charge de la polarité configurable de l'interruption de déclenchement de niveau
 Prise en charge du front montant configurable, front descendant, et les deux fronts déclenchent l'interruption
 Prise en charge de la direction de traction configurable (un pull-up faible et un pull-down faible)
<fort>Fiche technique RV1126 Rév 1.4</fort>
 Prise en charge de la force d'entraînement configurable
 Capteur de température (TS-ADC)
 Prise en charge du mode défini par l'utilisateur et du mode automatique
 En mode défini par l'utilisateur, start_of_conversion peut être entièrement contrôlé par un logiciel, et peut également être généré par le matériel.
 En mode automatique, la température d'alarme(température haute/basse) l'interruption peut être configurable
 En mode automatique, la température de réinitialisation du système peut être configurable
 Accompagnement 2 canal TS-ADC (utilisé respectivement pour le CPU et le NPU), les critères de température de chaque canal peuvent être configurables
 Plage de température de -40 ~ 125 °C et résolution de température de 5 °C
 CAN SAR 12 bits jusqu'à 732 Taux d'échantillonnage S/s
 ADC à approximation successive (CDA SAR)
 Résolution 10 bits
 Taux d'échantillonnage jusqu'à 1 MS/s
 6 canaux d'entrée asymétriques
 OTP
 La prise en charge d'un espace de 32 Ko et d'un espace d'adressage supérieur de 4 Ko est une partie non sécurisée.
 Prise en charge du masque de mot de lecture et de programmation dans un modèle sécurisé
 Prise en charge de la durée du programme à partir de 1 à 32 peu
 Opération de lecture prenant en charge 8 bits uniquement
 Le programme et l'état de lecture peuvent être lus
 Le programme ne parvient pas à traiter le dossier
 Type de colis
 FCCSP 409 broches (corps: 14mm x 14 mm; Taille de la balle: 0.3mm; terrain de balle: 0.65mm)
Remarques:
①: DDR3/DDR3L/DDR4/LPDDR3/LPDDR4 ne sont pas utilisés simultanément

RKDevTool_Release_v2.74

https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing

SDK

https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing

Fiche de données

Fiche technique RV1126-Vcan1748

RV1126 RV1109 Démarrage rapide

Rockchip_RV1126_RV1109_Quick_Start_Linux_FR

Guide du développeur Rockchip RockX_SDK

Rockchip_Developer_Guide_RockX_SDK_CN

Rockchip_Developer_Guide_RockX_SDK_FR

Un client a demandé si notre carte de développement RV1126 dispose de fonctions WiFi et Bluetooth..

Le matériel de notre carte lui-même n'est pas livré avec des modules WiFi et Bluetooth, mais vous pouvez ajouter un module WiFi via USB pour réaliser la carte RV1126 avec une fonction WiFi. Bluetooth n'est actuellement pas pris en charge.

Un autre appareil photo de marque pour remplacer Sony IMX415

Les clients demandent si nos cartes n'utilisent pas la caméra Sony IMX, il veut utiliser d'autres marques d'appareils photo. Bien, nous devons regarder les informations de la caméra, résolution, et les spécifications d'abord.

Nos ingénieurs l'évalueront en premier. Si confirmé, nous devons changer le pilote de la caméra sur le firmware RV1126. Bien, le pilote de la caméra doit être fourni par le client. Il serait préférable de nous fournir un matériel afin que nous puissions le tester et vérifier s'il peut bien fonctionner tout en le modifiant..

https://youtube.com/shorts/ud8VvntMqTs