Rockchip RV1126 Development Evaluation Board Core Board IPC AI SDK Software Development Kit
Inhaltsverzeechnes
Gallery
Produit Uwendungen
Intelligent IPC, Gesiicht Unerkennung Panel Machine, Gesiicht Capture Kamera, Video Doorbell, Keen Netzwierk, a keng Power Camera, Express Handheld, GPS Navigatioun, Mann-Maschinn Interface, Iwwerwachung Equipement, Drone Pod, Video Konferenz System, etc.
Wëllt mat Sony IMX415 Lens Kamera Modul ze schaffen?
Luet den SDK erof
Front View Spezifizéierung
Pin 1 |
VCC5V0_OTG |
Pin 2 |
OTG_DM |
Pin 3 |
OTG_DP |
Pin 4 |
GND |
9.Ethernet&Power Jack
Pin 1 |
TX+ |
Pin 6 |
RX- |
Pin 2 |
Suerge- |
Pin7 |
POE 78 |
Pin 3 |
RX+ |
Pin 8 |
POE 78 |
Pin 4 |
POE 45 |
Pin9 |
GND |
Pin 5 |
POE 45 |
Pin 10 |
VCC12V_DCIN |
10. Audio Connector
Pin 1 |
LED1/PHYAD1 |
Pin 2 |
LED0 / PHYAD0 |
Pin 3 |
RESETTEN |
Pin 4 |
MICP |
Pin 5 |
GND |
Pin 6 |
LINE_OUT |
Back View Spezifizéierung
1.DDR3L (Samsung K4B4G1646E BCNB)
A 4Gbit DDR3 ass op der viischter an hënneschter Säit vum ganze Bord befestegt, mat am Ganzen 8G Bits;
2.MIPI DSI Connector
Pin 1 |
IRQ |
Pin 11 |
MIPI_DSI_D3N |
Pin 2 |
PWR_EN |
Pin 12 |
MIPI_DSI_D3P |
Pin 3 |
RST |
Pin 13 |
MIPI_DSI_D0N |
Pin 4 |
I2C3_SDA |
Pin 14 |
MIPI_DSI_D0P |
Pin 5 |
I2C3_SCL |
Pin 15 |
GND |
Pin 6 |
GND |
Pin 16 |
MIPI_DSI_CLKN |
Pin7 |
MIPI_DSI_D2P |
Pin 17 |
MIPI_DSI_CLKP |
Pin 8 |
MIPI_DSI_D2N |
Pin 18 |
GND |
Pin9 |
MIPI_DSI_D1P |
Pin 19 |
VCC_12V |
Pin 10 |
MIPI_DSI_D1N |
Pin 20 |
VCC_12V |
3.MIPI CSI Connector
Pin 1 |
VCC3V3_SYS |
Pin 21 |
MIPI_CSI_RX0_D1N |
Pin 2 |
VCC3V3_SYS |
Pin 22 |
MIPI_CSI_RX0_D0P |
Pin 3 |
SPI0_CLK |
Pin 23 |
MIPI_CSI_RX0_D0N |
Pin 4 |
LED_PWM |
Pin 24 |
GND |
Pin 5 |
SPI0_CS0N |
Pin 25 |
MIPI_CSI_CLK0 |
Pin 6 |
SPI0_MISO |
Pin 26 |
GND |
Pin7 |
SPI0_MOSI |
Pin 27 |
PWM8 |
Pin 8 |
I2C1_SDA |
Pin 28 |
IRC_AIN |
Pin9 |
I2C1_SCL |
Pin 29 |
PWM 11 |
Pin 10 |
MIPI_RX0_PDN |
Pin 30 |
PWM 9 |
Pin 11 |
MIPI_RX0_RST |
Pin 31 |
IRC_BIN |
Pin 12 |
GND |
Pin 32 |
ZOOM_EN |
Pin 13 |
MIPI_CSI_RX0_CLKP |
Pin 33 |
PWM 10 |
Pin 14 |
MIPI_CSI_RX0_CLKN |
Pin 34 |
P-IRIS_EN |
Pin 15 |
GND |
Pin 35 |
FOCUS_EN |
Pin 16 |
MIPI_CSI_RX0_D2P |
Pin 36 |
ADC_IN |
Pin 17 |
MIPI_CSI_RX0_D2N |
Pin 37 |
GND |
Pin 18 |
MIPI_CSI_RX0_D3P |
Pin 38 |
VCC_1V8 |
Pin 19 |
MIPI_CSI_RX0_D3N |
Pin 39 |
VCC_12V |
Pin 20 |
MIPI_CSI_RX0_D1P |
Pin 40 |
VCC_12V |
4.Funktioun Connector
Pin 1 |
HOST_DM |
Pin 14 |
SDMMC0_D0 |
Pin 2 |
HOST_DP |
Pin 15 |
SDMMC0_CLK |
Pin 3 |
GND |
Pin 16 |
SDMMC0_D3 |
Pin 4 |
GND |
Pin 17 |
RS485_CTL |
Pin 5 |
ALARM_IN |
Pin 18 |
UART3_RX_485 |
Pin 6 |
SDMMC0_DET |
Pin 19 |
UART3_TX_485 |
Pin7 |
ALARM_OUT |
Pin 20 |
GND |
Pin 8 |
SDMMC0_PWREN |
Pin 21 |
VCC_12V |
Pin9 |
SDMMC0_D2 |
Pin 22 |
VCC_12V |
Pin 10 |
USB_PWREN |
Pin 23 |
POE 45 |
Pin 11 |
SDMMC0_CMD |
Pin 24 |
POE 78 |
Pin 12 |
GND |
Pin 25 |
POE 36 |
Pin 13 |
SDMMC0_D1 |
Pin 26 |
POE 12 |
FAQs
- D'Standard IP Adress vun der Kamera ass 192.168.31.88.
- wann Dir eis Probe mam Netzkabel mat Ärem Computer verbënnt, Dir kënnt dëst benotzen 169.254.95.254 Parameter ze änneren.
Benotzer: admin
Passwuert: admin
Kuckt w.e.g. d'Bild hei drënner, Just eng kuerz Verbindung geschwënn P2 an P3 an et wäert de Start ausléisen. da kënnt Dir d'Verbindung loosen.
Jo, mir änneren no Är Ufuerderung.
Du brauchs 4.2 volts, mir mussen d'Kraaft IC ersetzen, awer d'Pins a Peripheriekreesser vun den zwee Power ICs sinn ënnerschiddlech. Eis Ingenieuren hu vill Methoden probéiert awer kënnen den originale Bord net direkt änneren, also mir kënnen dat nëmmen temporär benotzen. Op de roude Bord, eng Stroumversuergung IC ass verbonnen fir Är Ufuerderungen ze treffen.
Majo://youtu.be/toh4bY1kTuw
D'Pcba Board Dimensioun ass 38x38mm
Déi véier Lach Duerchmiesser ass 2mm
Déi zwee Lach Distanz ass 34mm
Benotzer: root
Passwuert: rockchip
Hardware Ufuerderunge
1. Sony IMX415 Kamera Modul (Kamera Modul mat MIP Interface)
2. MiPi Bandkabel (Kabel fir d'Kamera mat SBC PCB ze verbannen)
3. Haaptsäit RV1126 Kamera Toard
4. Kabelschnëtt (Kabelbunn mat USB POE, Power, an RCA Audio Connector)
5. POE Bcard fir SBC (POE Adapter Board fir SBC PCB)
6. Stroumadapter (DC Power Quell fir Kamera Eenheet)
7. USB Programméiere / Debug Kabel (OTe) (Separat USB, OTG-Typ Kabel fir SBC ze programméieren an ze Debuggen)
8. LED / IR Boards (IR an LED Verwaltungsrot fir Kamera Assemblée)
9. Flicken
10. Samsung eMMC mat SLC / MLC-baséiert Erënnerung
11. Samsung RAM
12. Realtek Ethernet: mat PoE Ënnerstëtzung
13. RTC Batterie
Jo, mir si frou eng nei Fonktioun ze entwéckelen fir Är Demande ze treffen.
Jo, eis RV1126 Entwécklung Verwaltungsrot huet zousätzlech TF Kaart Lieser Ënnerstëtzung.
ok. I will send you by Email.
Äntwert: The engineer replied that his Rockchip RV1126 dev tool only is for windows.
Fro: We will have root access? If root we can install any of our program (inkl. Linux)
Äntwert: Jo.
Fro: Can I ask you link to repositories for download SDK, (dev tools)?
Äntwert: Jo, RKDevTool_Release_v2.74
Majo://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp = deelen
Majo://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp = deelen
Fro: We need a composite (CVBS) video on your Rockchip RV1126 module. Can you support it? Only add DSI to Analog video convertor chip.
Äntwert: Do you need RV1126 develop board to support a composite (CVBS) input for the normal the CVBS camera?
Wann jo, kuckt w.e.g. de Link hei drënner, we develop it for another client.
RV1126 customized for USB web or CVBS camera.
We also can develop the other function if you need it.
Fro 1: What camera drivers are supported by SDK?
Äntwert 1:
Fro 2: What MIPI DSI display drivers are supported by SDK?
Äntwert 2: MIPI DSI is debugged based on the specific screen. Kuckt w.e.g. d'Bild hei drënner.
1.1 Iwwersiicht
RV1126 ass en High-Performance Visiounsprozessor SoC fir IPC/CVR, besonnesch fir AI-Zesummenhang Uwendungen. Et baséiert op engem Quad-Core ARM Cortex-A7 32-Bit Kär deen NEON a FPU integréiert. Et gëtt en 32KB I-Cache an 32KB D-Cache fir all Kär an en 512KB vereenegt L2 Cache. Den agebaute NPU ënnerstëtzt INT8/INT16 Hybrid Operatioun a Rechenkraaft ass bis zu 2.0TOPs. Zousätzlech, mat senger staarker Kompatibilitéit, Reseau Modeller baséiert op enger Serie vu Kaderen wéi TensorFlow / MXNet / PyTorch / Cafe kann einfach ëmgerechent ginn.<br>
RV1126 stellt och eng nei Generatioun komplett Hardware-baséiert 14-Megapixel ISP vir (Bild Signal Prozessor) an Post-Prozessor. Et implementéiert vill Algorithmus Beschleuniger déi normalerweis an IPC an CVR benotzt ginn, wéi HDR, 3A Funktiounen (AE, VUN, AWB), LSC, 3DNR, 2DNR, schärfen, dehaze, Fisheye Korrektur, gammakorrektur, Feature Punkten Detektioun a sou weider. All vun hinnen sinn Echtzäit Veraarbechtung. Zesummenaarbecht mat zwee MIPI CSI (oder LVDS/SubLVDS) an een DVP (BT.601/BT.656/BT.1120) Interface, Benotzer kënnen e System bauen deen Videodaten kritt vun 3 camera sensors simultaneously.
De Video Encoder, deen am RV1126 agebaut ass, ënnerstëtzt UHD H.265/H.264 Kodéierung. Et ënnerstëtzt och Multi-Stream Kodéierung, bis zu engem 4Kp30 an engem 1080p30 gläichzäiteg. Mat der Hëllef vun dëser Fonktioun, de Video vun der Kamera ka mat méi héijer Opléisung encodéiert ginn an am lokalen Gedächtnis gespäichert ginn a gläichzäiteg op en anere méi nidderegen Opléisungsvideo op d'Cloudlagerung transferéiert ginn. Den H.264/H.265 Videodecoder am RV1126 ënnerstëtzt 4Kp30 fir H.264 an H.265.
Zousätzlech zum fréiere High-Performance Multimedia Block, RV1126 enthält och räich Audio, Erënnerung, an aner Peripherieschnëttplazen wéi I2C, SPI, PWM, a sou weider. Dës kënnen d'Benotzer hëllefen méi Sensoren oder aner Peripheriegeräter an de ganze System ze addéieren fir Flexibilitéit an Expansibilitéit ze verbesseren.
RV1126 huet héich-Performance externen DRAM (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133) kapabel vun erhalen exigent Erënnerung bandwidths.
1.2 Eegeschaften
D'Fonctiounen, déi hei ënnendrënner opgezielt sinn, déi an engem aktuellen Produkt präsent sinn oder net kënnen ënnerleien un den Drëtt-Partei Lizenzbedéngungen. Kontaktéiert w.e.g. Rockchip fir aktuell Produktfeaturekonfiguratiounen a Lizenzfuerderunge.
1.2.1 Applikatioun Prozessor
Quad-Core Cortex-A7
Voll Ëmsetzung vun der ARM Architektur v7-A Instruktiounsset, ARM Neon Advanced SIMD
Separat Integréiert Neon a FPU
32KB L1 I-Cache an 32KB L1 D-Cache pro Cortex-A7 CPU
Unified 512KB L2 Cache fir Quad-Core Cortex-A7
TrustZone Technologie ënnerstëtzt
Separat Power Domains fir CPU Core System fir den internen Power Switch z'ënnerstëtzen an extern un / ausschalten baséiert op de verschiddenen Uwendungsszenarios
PD_CPU0: 1St Cortex-A7 + Neon + FPU + L1 I/D Cache
PD_CPU1: 2nd Cortex-A7 + Neon + FPU + L1 I/D Cache
PD_CPU2: 3rd Cortex-A7 + Neon + FPU + L1 I/D Cache
PD_CPU3: 4Cortex-A7 + Neon + FPU + L1 I/D Cache
Een isoléiert Spannungsdomän fir DVFS z'ënnerstëtzen
1.2.2 Video check Letzebuerger
Interface a Video Input Prozessor
Zwee MIPI CSI / LVDS / SubLVDS Schnëttplazen, 4 Bunnen jeweils, MIPI CSI Max Datenrate ass 2,5 Gbps / Spuer, LVDS / SublVDS maximal Daten Taux ass 1Gbps / Lane
Op 8/10/12/16-Bit Standard DVP Interface, bis zu 150MHz Inputdaten
Ënnerstëtzt BT.601/BT.656 an BT.1120 VI Interfaces
Ënnerstëtzt d'Polaritéit vu Pixel_clk、hsync、vsync konfiguréierbar
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
ISP
Déi maximal Opléisung ass 14Mpixel(4416× 3312)
DVP Input: ITU-R BT.601/656/1120 mat raw8/raw10/raw12/raw16, YUV422
MIPI Input: RX Datenbunn x1 / x2 / x4, raw8/raw10/raw12, YUV422
3A: enthalen AE / Histogramm, VUN, AWB Statistiken Ausgang
FPN: Fixed Muster Noise Entfernung
BLC: Black Level Korrektur
DPCC: Statesch / Dynamic Defekt Pixel Cluster Korrektur
LSC: Lens Shading Korrektur
Bayer NO: Bayer-raw De-Noising, 2DNR
HDR: 3-/2-Frame Merge an High-Dynamic Range
TMO: 3-/2-Frame Merge Video Tone Mapping
WDR: One Frame Wide-Dynamic Range Tone Mapping
Debayer: Fortgeschratt Adaptiv Demosaic mat chromatesch Aberratiounskorrektioun
CCM/CSM: Faarfkorrektur Matrixentgasung; RGB2YUV etc.
Gamma: Gammaauskorrektur
Dehaze / verbesseren: Automatesch Dehaze a Randverbesserung
3DUT: 3D-Lut Faarfpalette fir Client
LDCH: Lens Verzerrung an der horizontaler Richtung
Ausgangsskala*3: Ënnerstëtzung Skala erof Niveau * 3(W0<3264; W1<1280; W2<1280)
Output Skala*2: Ënnerstëtzung Skala erof Niveau * 2(W0<1920; W1<1920)
Ausgang (FBC): Ënnerstëtzung YUV422/420 mat Frame Buffer Kompressioun
3DNR: Advanced Temporal Noise Reduction in YUV
2DNR: Advanced Spatial Noise reduction in YUV
Scharf: Bild Schärfen & Edge Enhance an YUV
ORB: Orientéiert séier a rotéiert BRIEF, a method of feature point detection
FEC: déi méi grouss Lens-Verzerrung a Fish Eye Correction
CGC: Faarf Gamut Kompressioun, YUV voll Gamme / Limite Gamme konvertéieren
1.2.3 Video CODEC
Video Decoder
Echtzäit Dekodéierung vun H.264 an H.265
Main an Main10 Profil fir H.265, bis op den Niveau 5.0 an 4096 × 2304 @ 30fps
Baseline, Haaptsäit, héich, héich10 an héich 4:2:2(ouni MBAFF), bis op den Niveau 5.1 an 4096 × 2304 @ 30fps
Video Encoder
Echtzäit UHD H.265/H.264 Videokodéierung
I-/P-Frames an SmartP Referenz.
Five-bit rate control modes (CBR, VBR, Fix Qp, AVBR, an QpMap)
Bis 100 Mbit/s Ausgangsbitrate
Ënnerstëtzung ROI(keng Limite) Kodéierung;
Héich Profil fir H.264, bis op den Niveau 5.1 an 4096 × 2304 @ 30fps
Haaptprofil fir H.265, bis op den Niveau 5.0 an 4096 × 2304 @ 30fps
Ënnerstëtzt Multi-Stream Kodéierung
3840 x 2160 @ 30 fps + 1080p@30 fps Kodéierung
3840 x 2160@30 Kodéierung + 3840 x 2160 @ 30 fps Dekodéierung
Inputdatenformat:
YCbCr 4:2:0 planar
YCbCr 4:2:0 semi-planar
YCbYCr 4:2:2
CbYCrY 4:2:2 interleaved
RGB444 an BGR444
RGB555 an BGR555
RGB565 an BGR565
RGB888 an BRG888
RGB101010 an BRG101010
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
Een isoléiert Spannungsdomän fir DVFS z'ënnerstëtzen
1.2.4 JPEG CODEC
JPEG Encoder
Baseline (DCT sequenziell)
Encoder Gréisst ass vun 96 × 96 bis 8192 × 8192(67Mpixel)
Bis 90 Millioune Pixel pro Sekonn
JPEG Decoder
Decoder Gréisst ass vun 48 × 48 bis 8176 × 8176(66.8Mpixel)
Bis 76 Millioune Pixel pro Sekonn
1.2.5 Neural Prozess Eenheet
Neural Netzwierk Beschleunigungsmotor mat Veraarbechtungsleistung bis zu 2.0 TOPPEN
Ënnerstëtzung ganz Zuel 8, ganz Zuel 16 Konvolutioun Operatioun
Ënnerstëtzt Deep-Learning Kaderen: TensorFlow, TF-lite, Pytorch, Kaffi, ONNX, MXNet, Schwéier, Darknet
Ënnerstëtzung OpenVX API
Een isoléiert Spannungsdomän fir DVFS z'ënnerstëtzen
1.2.6 Erënnerung Organisatioun
Intern On-Chip Erënnerung
BootRom
SYSTEM_SRAM am Spannungsberäich vu VD_LOGIC
PMU_SRAM am Volt Domain vun VD_PMU fir niddereg Muecht Applikatioun
Extern Off-Chip Erënnerung
DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133①
SPI Flash
eMMC
SD Kaart
Async Nand Flash
1.2.7 Intern Erënnerung
Intern BootRom
Ënnerstëtzt Systemboot vum folgenden Apparat:
FSPI Flash Interface
eMMC Interface
SDMMC Interface
Async Nand Interface
Ënnerstëtzt Systemcode eroflueden duerch déi folgend Interface:
USB OTG Interface (Apparat Modus)
SYSTEM_SRAM
Gréisst: 64KB
PMU_SRAM
Gréisst: 8KB
1.2.8 Extern Erënnerung oder Späicherapparat
Dynamic Memory Interface (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133)
Kompatibel mat JEDEC Normen
Kompatibel mat DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
Ënnerstëtzung 32-Bit Daten Breet, 2 rangéiert (Chip wielt), maximal 4GB Adress Plaz pro Rank, Gesamt Adressraum ass 4GB (Max)
Niddereg Kraaft Modi, wéi Power-Down an Self-Erfrëschung fir SDRAM
eMMC Interface
Kompatibel mat Standard iNAND Interface
Kompatibel mat eMMC Spezifizéierung 4.51
Ënnerstëtzt dräi Datebusbreet: 1-bëssen, 4-bëssen oder 8-bëssen
Ënnerstëtzung bis HS200; awer net CMD Queue ënnerstëtzen
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
SD/MMC Interface
Kompatibel mat SD3.0, MMC Versioun 4.51
Datebus Breet ass 4bits
Flexibel Serial Flash Interface(FSPI)
Ënnerstëtzung Transferdaten vun / op Serien Flash Apparat
Ënnerstëtzung x1, x 2, x4 Datebits Modus
Ënnerstëtzung 2 Chips wielt
Nand Flash Interface
Ënnerstëtzt async Nand Flash
Datebus Breet ass 8bits
Ënnerstëtzung 1 Chip wielt
Ënnerstëtzt LBA nand Flash
Bis zu 16bits/1KB Hardware ECC
Ënnerstëtzt konfiguréierbar Interface Timing
1.2.9 System Komponent
RISC-V MCU
32bit Mikrokontrollerkär mat RISC -V ISA
Harvard Architektur, separat Instruktioun, an Daten Erënnerungen
D'Instruktiounsset ass RV32I mat M- a C-Verlängerungen
Integréiert Programméierbar Ënnerbriechungskontroller (IPIC), all 123 IRQ Linnen verbonne mat GIC fir Cortex-A7 verbannen och mat RISC -V MCU
Integréiert Debug Controller mat JTAG Interface
CRU (Auer & zréckgesat Eenheet)
Ënnerstëtzt Auer gating Kontroll fir eenzel Komponente
One Oszilléierer mat 24MHz Auer Input
Ënnerstëtzt global Soft-Reset Kontroll fir de ganzen Chip, och individuell Soft-Reset fir all Komponent
PMU (Muecht Gestioun Eenheet)
Ënnerstëtzung 5 getrennte Spannungsdomänen VD_CORE/VD_LOGIC/VD_PMU/VD_NPU/VD_VEPU
Ënnerstëtzung 14 separat Muecht Beräicher, déi duerch Software op Basis vu verschiddenen Applikatiounszeenen ugedriwwe ginn / erofgesat ka ginn
Multiple konfiguréierbar Aarbechtsmodi fir Kraaft ze spueren duerch verschidde Frequenz oder automatesch Auergating Kontroll oder Power Domain On / Off Kontroll
Timer
Ënnerstëtzung 6 64Bit-Timer mat der Ënnerbriechungsbaséierter Operatioun fir net sécher Uwendung
Ënnerstëtzung 2 64Bit-Timer mat der Ënnerbriechungsbaséierter Operatioun fir sécher Uwendung
Ënnerstëtzt zwee Operatiounsmodi: fräi Lafen a Benotzer-definéiert Grof
Ënnerstëtzung Timer Aarbecht Staat checkable
PWM
Ënnerstëtzung 12 op-Chip PWMs (PWM0 ~ PWM11) mat der Ënnerbriechung-baséiert Operatioun
D'programméierbar Pre-skaléiert Operatioun ze Bus Auer an dann weider Skala
Embedded 32-Bit Timer / Konter Ariichtung
Ënnerstëtzt Capture Modus
Ënnerstëtzt kontinuéierleche Modus oder One-Shot Modus
Bitt Referenzmodus an Ausgab vu verschiddenen Duty-Zyklus-Welleformen
Optimiséiert fir IR Applikatioun fir PWM3, PWM 7, an PWM11
Waachthond
32-Bit Iwwerwaachungszähler
De Comptoir zielt erof vun engem virausgesate Wäert op 0 fir d'Optriede vun engem Timeout unzeginn
WDT kann zwou Zorte vu Operatiounen ausféieren wann den Timeout geschitt:
Generéiere e System zréckgesat
Éischt, generéiert en Ënnerbriechung a wann dëst net vun der Service Routine geläscht gëtt wann en zweeten Timeout geschitt, da generéiert e System zréckgesat
Programméierbar zréckgesat Pulslängt
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
Ganz 16 definéiert Beräicher vun der Haaptrei Timeout Period
One Watchdog fir net sécher Uwendung
One Watchdog fir sécher Uwendung
Ënnerbriechung Controller
Ënnerstëtzung 128 SPI Ënnerbriechung Quellen Input vu verschiddene Komponente
Ënnerstëtzung 16 Software ausgeléist Ënnerbriechungen
Zwee Ënnerbriechungsausgaben (nFIQ an nIRQ) getrennt fir all Cortex-A7, béid sinn niddereg-Niveau sensibel
Ënnerstëtzt verschidden Ënnerbriechungsprioritéite fir all Ënnerbriechungsquell, a si sinn ëmmer Software-programméierbar
DMAC
Mikrocode programméiere-baséiert DMA
Verknëppelt Lëscht DMA Funktioun gëtt ënnerstëtzt fir d'Scatter-Sammel-Transfer komplett ze maachen
Ënnerstëtzt Datenübertragungstypen mat Erënnerung-zu-Erënnerung, Erënnerung-ze-periphere, Peripherie-ze-Erënnerung
Signaléiert d'Optriede vu verschiddenen DMA Eventer mat den Ënnerbriechungsausgangssignaler
Een embedded DMA Controller fir de System
DMAC Funktiounen:
Ënnerstëtzung 8 Riewe
27 Hardware Ufroe vu Peripheriegeräter
2 ënnerbrach Ausgang
Support TrustZone Technologie a programméierbare séchere Staat fir all DMA Kanal
Séchert System
Chiffermotor
Ënnerstëtzung SM2 / SM3 / SM4 Chiffer
Ënnerstëtzt SHA-1, SHA-256/224, SHA-512/384, an MD5 mat Hardware padding
Ënnerstëtzung Link Lëscht Artikel (LLI) DMA Transfert
Ënnerstëtzt AES-128 AES-256 verschlësselen & decrypt Chiffer
Ënnerstëtzung AES ECB/CBC/OFB/CFB/CTR/CTS/XTS Modus
DES Ënnerstëtzung & TDES verschlësselen & decrypt Chiffer
Ënnerstëtzung DES/TDES ECB/CBC/OFB/CFB Modus
Ënnerstëtzung bis 4096 Bits PKA mathematesch Operatiounen fir RSA / ECC
Ënnerstëtzt bis zu 8-Kanal Konfiguratioun
Ënnerstëtzung bis 256 Bits vun TRNG Ausgang
Ënnerstëtzt Dateschrambling fir all DDR Typen
Ënnerstëtzt sécher OTP
Ënnerstëtzt sécher Debug
Ënnerstëtzt sécher OS
Mailbox
Eng Mailbox am SoC fir A7 a RISC-V MCU Kommunikatioun ze servéieren
Ënnerstëtzt véier Mailbox Elementer pro Mailbox, all Element enthält een daten Wuert, eent Kommando Wuert aschreiwen, an ee Fändel bëssen, datt een Ënnerbriechung vertrieden kann
Bitt 32 Spär Registere fir Software ze benotzen fir unzeginn ob d'Mailbox besat ass
KANNER
Ënnerstëtzung fir GZIP Dateien ze dekompriméieren
Ënnerstëtzung fir dekompriméieren LZ4 Dateien, dorënner d'Allgemeng Struktur vum LZ4 Frame Format an de Legacy Frame Format.
Ënnerstëtzung fir Daten am Deflate Format ze dekompriméieren
Ënnerstëtzung fir Daten am ZLIB Format ze dekompriméieren
Ënnerstëtzt komplett Ënnerbriechung a Feeler Ënnerbriechung Output
Ënnerstëtzt Hash32 Check am LZ4 Dekompressiounsprozess
Ënnerstëtzt d'Limitgréisst Funktioun vun den dekompriméierten Donnéeën fir ze vermeiden datt d'Erënnerung béiswëlleg zerstéiert gëtt wärend dem Dekompressiounsprozess
Ënnerstëtzung Software fir den Dekompressiounsprozess ze stoppen
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
1.2.10 Grafik Engine
2D Grafik Engine (RGA):
Source Formater:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
RGBA5551, RGBA4444
YUV420 planar, YUV420 semi-planar
YUV422 planar, YUV422 semi-planar
YUV 10-Bit fir YUV420/422 semi-planar
BPP8, BPP 4, BPP 2, BPP 1
Destinatiounsformater:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
RGBA5551, RGBA4444
YUV420 planar, YUV420 semi-planar
YUV422 planar, YUV422 semi-planar
Pixel Format Konversioun, BT.601/BT.709
Max Opléisung: 8192× 8192 Quell, 4096× 4096 Destinatioun
BitBlt
Zwee Quellen BitBLT:
A+B=B nëmmen BitBLT, A Ënnerstëtzung rotéieren an Skala wann B fix
A+B=C zweet Quell (B) huet déi selwecht Attributer wéi (C) plus Rotatioun Funktioun
Faarffill mat engem Gradientfill, a Muster fëllt
Héichleistungsstrecken a schrumpfen
Monochrom Expansioun fir Textrendering
Nei ëmfaassend Per-Pixel Alpha (Faarf / Alpha Kanal getrennt)
Alpha Vermëschungsmodi inklusiv Java 2 Porter-Duff Kompositioun Vermëschung Regelen, chroma Schlëssel, Muster Mask, verschwannen
Dither Operatioun
0, 90, 180, 270-Grad Rotatioun
x-Spigel, y-spigel, an Rotatioun Operatioun
Bildverbesserungsprozessor (IEP):
Bildformat
Inputdaten: YUV420/YUV422, semi-planar / planar, UV Austausch
Ausgangsdaten: YUV420/YUV422, semi-planar, UV Austausch, Fliesen Modus
YUV Down Sampling Konversioun vun 422 ze 420
Max Opléisung fir dynamesch Bild bis zu 1920 × 1080
De-interlace
1.2.11 Display Interface
Ee bis 24 Bits RGB parallel Video Output Interface
One BT.1120 Video Output Interface
One 4-Lane MIPI DSI Interface, bis zu 1 Gbps pro Spuer
Bis zu 1080p@60fps
1.2.12 Video Output Prozessor (GTC)
Bis zu 1920×1080 @60fps
Multiple Layer
Hannergrondschicht
Win0 Layer
Win2 Layer
Input Format: RGB888, ARGB888, RGB565, YCbCr422, YCbCr420, YCbCr444
1/8 ze 8 Ofbau- an Ofbaumotor
Virtuell Display ënnerstëtzen
256 Niveau Alpha Vermëschung (Pre-multiplizéieren Alpha Ënnerstëtzung)
Transparenz Faarf Schlëssel
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
RGB2YCbCr (BT.601/BT.709)
Multi-Regioun ënnerstëtzen
Win0 Layer a Win2 Layer Iwwerlagerung austauschbar
Ënnerstëtzt RGB oder YUV Domain Iwwerlagerung
BCSH (Hellegkeet, Géigesaz, Sättigung, Hue Upassung)
BCSH: YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
BCSH: RGB2YCbCr (BT.601/BT.709)
Ënnerstëtzt Gamma Upassung
Support dither down allegro RGB888to666 RGB888to565 & FRC erofsetzen (konfiguréierbar) RGB888-666
Blank a schwaarz Display
1.2.13 Audio Interface
I2S0 mat 8 Riewe
Bis 8 Channels TX an 8 Channels RX Wee
Audio Resolutioun vu 16bits bis 32bits
Sample Rate bis 192KHz
Bitt Master- a Sklavenaarbechtsmodus, Software konfiguréierbar
Ënnerstëtzung 3 I2S Formater (normal, lénks-justifiéiert, richteg gerechtfäerdegt)
Ënnerstëtzung 4 PCM Formater (fréi, spéit 1, spéit 2, spéit 3)
I2S an PCM Modus kann net zur selwechter Zäit benotzt ginn
I2S1 / I2S2 mat 2 Riewe
Bis 2 Channels fir TX an 2 Channels RX Wee
Audio Resolutioun vu 16bits bis 32bits
Sample Rate bis 192KHz
Bitt Master- a Sklavenaarbechtsmodus, Software konfiguréierbar
Ënnerstëtzung 3 I2S Formater (normal, lénks-justifiéiert, richteg gerechtfäerdegt)
Ënnerstëtzung 4 PCM Formater (fréi, spéit 1, spéit 2, spéit 3)
I2S an PCM kënnen net zur selwechter Zäit benotzt ginn
PDM
Bis 8 Riewe
Audio Resolutioun vu 16bits bis 24bits
Sample Rate bis 192KHz
Ënnerstëtzt PDM Master Empfangsmodus
TDM
Ënnerstëtzung bis 8 Channels fir TX an 8 Channels fir RX Wee
Audio Resolutioun vu 16bits bis 32bits
Sample Rate bis 192KHz
Bitt Master- a Sklavenaarbechtsmodus, Software konfiguréierbar
Ënnerstëtzung 3 I2S Formater (normal, lénks-justifiéiert, richteg gerechtfäerdegt)
Ënnerstëtzung 4 PCM Formater (fréi, spéit 1, spéit 2, spéit 3)
Audio PWM
Ënnerstëtzung konvertéieren PCM op PWM Format
Sample Taux bis zu 16x
Ënnerstëtzt linear Interpolatioun fir 2x/4x/8x/16 Iwwersampling
Ënnerstëtzung 8/9/10/11 Bits maskable L / R Kanal PWM Ausgang
Digital Audio Codec
Ënnerstëtzt 3-Kanal digital ADC
Ënnerstëtzt 2-Kanal digital DAC
Ënnerstëtzt I2S/PCM Interface
Ënnerstëtzt I2S / PCM Master a Sklave Modus
Ënnerstëtzt 4-Kanal Audio Iwwerdroung am I2S Modus
Ënnerstëtzt 2-Kanal Audio Empfang am I2S Modus
Ënnerstëtzt 2-Kanal Audio Iwwerdroung oder Empfang am PCM Modus
Ënnerstëtzt 16 ~ 24 Bit Probe Opléisung fir béid digital ADC an digital DAC
<span style=”Faarf: #fffff;”>RV1126 Datenblat erof</span>
Béid digital ADC an digital DAC ënnerstëtzen dräi Gruppe vu Proufraten. Grupp 0 sinn 8khz/16khz/32kHz/64kHz/128khz, Grupp 1 sinn 11.025khz/22.05khz/44.1khz/88.2khz/176.4khz a Grupp 2 sinn 12khz/24khz/48khz/96khz/192khz
De Passband vun digitale ADC Filteren ass 0,45625*fs
Ënnerstëtzt digital ADC Pass-Band Ripple bannent +/- 0.1dB
D'Stoppband vun digitale ADC Filteren ass 0,5*fs
Ënnerstëtzt digital ADC Stop-Band Dämpfung vu mindestens 60dB
Ënnerstëtzt Volumen Kontroll fir béid digital ADC an digital DAC
Ënnerstëtzung automatesch Niveau Kontroll (ALC)a Kaméidi Paart fir digital ADC
Ënnerstëtzung Kommunikatioun mam Analog Codec duerch I2C Bus
1.2.14 Konnektivitéit
SDIO Interface
Kompatibel mam SDIO3.0 Protokoll
4bits Datebusbreet
GMAC 10/100/1000M Ethernet Controller
Ënnerstëtzt 10/100/1000-Mbps Datenübertragungsraten mat den RGMII Interfaces
Ënnerstëtzt 10/100-Mbps Datenübertragungsraten mat den RMII Interfaces
Ënnerstëtzt souwuel Voll-Duplex an Hallef-Duplex Operatioun Ënnerstëtzung fir TCP Segmentatioun Offload (TSO) an UDP Segmentatioun Offload (BENOTZEN) Reseau Beschleunegung<br>
USB 2.0 Host
Kompatibel mat USB 2.0 Spezifizéierung
Ënnerstëtzt Héichgeschwindegkeet(480Mbps), voll-Vitesse(12Mbps) an niddereg-Vitesse(1.5Mbps) Modus
Ënnerstëtzung Enhanced Host Controller Interface Spezifizéierung (EHC), Revisioun 1.0
Support Open Host Controller Interface Spezifizéierung (OHCI), Versioun 1.0a
USB 2.0 OTG
Kompatibel Spezifizéierung
Universal Serial Bus Spezifizéierung, Revisioun 2.0
Extensible Host Controller Interface fir Universal Serial Bus (xHCI), Revisioun 1.1
Ënnerstëtzung Kontroll / Bulk / Ënnerbriechung / Isochronous Transfer
SPI Interface
Ënnerstëtzung 2 SPI Controller, Ënnerstëtzung zwee Chip-Auswielen Ausgang
Ënnerstëtzt Serien-Master a Serien-Sklave Modus, Software-konfiguréierbar
I2C Interface
Ënnerstëtzung 6 I2C Schnëttplazen(I2C0-I2C5)
Ënnerstëtzt 7bits an 10bits Adressmodus
Software programméierbar Auerfrequenz
Daten um I2C-Bus kënne mat Tariffer vu bis zu 100k Bits/s am Standardmodus iwwerdroe ginn, bis zu 400k Bits / s am Fast Modus, oder bis zu 1m Bits/s am Fast-Modus Plus
UART Interface
Ënnerstëtzung 6 UART Schnëttplazen (UART0-UART5)
Ënnerstëtzung 5bit, 6bëssen, 7bëssen, an 8bit Serien Daten iwwerdroen oder kréien
Standard asynchrone Kommunikatiounsbits wéi Start, ophalen, a Paritéit
Ënnerstëtzt verschidden Inputuhren fir UART Operatioun fir bis zu 4Mbps Baudrate ze kréien
Ënnerstëtzung Auto Flow Kontroll Modus(ausser UART2)
1.2.15 anerer
Multiple Gruppe vu GPIO
All GPIOs kënne benotzt ginn fir en Ënnerbriechung ze generéieren
Ënnerstëtzung Niveau Ausléiser a Rand Ausléiser Ënnerbriechung
Ënnerstëtzt konfiguréierbar Polaritéit vum Niveau Ausléiser Ënnerbriechung
Ënnerstëtzt konfiguréierbar Rising edge, falen Rand, a béid Rand Ausléiser Ënnerbriechung
Ënnerstëtzt konfiguréierbar Pullrichtung (e schwaache Pull-up an e schwaache Pull-Down)
<staark>RV1126 Datenblat erof</staark>
Ënnerstëtzt konfiguréierbar Fuertstäerkt
Temperatursensor (TS-ADC eng)
Ënnerstëtzt Benotzerdefinéiert Modus an Automatesch Modus
Am Benotzerdefinéierte Modus, start_of_conversion kann komplett vu Software kontrolléiert ginn, an och kann duerch Hardware generéiert ginn.
Am automatesche Modus, d'Temperatur vum Alarm(héich / niddereg Temperatur) Ënnerbriechung kann konfiguréierbar sinn
Am automatesche Modus, d'Temperatur vum System zréckgesat kann konfiguréierbar sinn
Ënnerstëtzung fir 2 Kanal TS-ADC (benotzt fir CPU an NPU respektiv), d'Temperatur Critère vun all Kanal kann configurable ginn
-40~125°C Temperaturbereich an 5°C Temperaturopléisung
12-Bit SAR ADC bis 732 S/s Sampling Taux
Successiv Approximatioun ADC (SAR ADC)
10-Bit Opléisung
Bis zu 1MS/s Samplingrate
6 Eenzegaarteg Input Channels
OTP
Ënnerstëtzt 32Kbit Raum a méi héich 4k Adressraum ass en net sécheren Deel.
Ënnerstëtzt liesen a programméiere Wuertmask an engem séchere Modell
Ënnerstëtzung Programm Längt vun 1 ze 32 bëssen
Liesen Operatioun Ënnerstëtzung nëmmen 8bit
Programm a Liesen Zoustand kënne gelies ginn
De Programm klappt de Rekord net un
Package Typ
FCCSP 409-Pin (Kierper: 14mm x 14 mm; Ball Gréisst: 0.3mm; Ball Terrain: 0.65mm)
Notizen:
①: DDR3/DDR3L/DDR4/LPDDR3/LPDDR4 gëtt net gläichzäiteg benotzt
download
RKDevTool_Release_v2.74
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing
SDK
https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing
Informatiounsblat
Spezifikatioune vun RV1126-Vcan1748
RV1126 RV1109 Quick Start
Rockchip_RV1126_RV1109_Quick_Start_Linux_EN
Rockchip Entwéckler Guide RockX_SDK