Rockchip RV1126 Development Evaluation Board Core Board IPC AI SDK Software Development Kit
Táboa de contidos
galería
Aplicacións do produto
IPC intelixente, Máquina de panel de recoñecemento facial, Cámara de captura facial, Timbre de vídeo, Sen rede, e Sen cámara de enerxía, Portátil Express, navegación GPS, Interface home-máquina, Equipos de vixilancia, Pod de drones, Sistema de videoconferencia, etc.
Queres traballar co módulo de cámara de lente Sony IMX415?
Descarga o SDK
Especificación da vista frontal
Pin 1 |
VCC5V0_OTG |
Pin 2 |
OTG_DM |
Pin 3 |
OTG_DP |
pin 4 |
GND |
9.Ethernet&poder Jack
Pin 1 |
TX+ |
Pin 6 |
RX- |
Pin 2 |
TX- |
Pin 7 |
POE 78 |
Pin 3 |
RX+ |
Pin 8 |
POE 78 |
pin 4 |
POE45 |
Pin 9 |
GND |
Pin 5 |
POE45 |
Pin 10 |
VCC12V_DCIN |
10. Conector de audio
Pin 1 |
LED1/PHYAD1 |
Pin 2 |
LED0 / PHYAD0 |
Pin 3 |
RESET |
pin 4 |
MICP |
Pin 5 |
GND |
Pin 6 |
LINE_OUT |
Especificación de vista traseira
1.DDR3L (Samsung K4B4G1646E BCNB)
Un DDR3 de 4 Gbit está conectado á parte frontal e traseira de toda a placa, cun total de 8G bits;
2.Conector MIPI DSI
Pin 1 |
IRQ |
Pin 11 |
MIPI_DSI_D3N |
Pin 2 |
PWR_EN |
Pin 12 |
MIPI_DSI_D3P |
Pin 3 |
RST |
Pin 13 |
MIPI_DSI_D0N |
pin 4 |
I2C3_SDA |
Pin 14 |
MIPI_DSI_D0P |
Pin 5 |
I2C3_SCL |
Pin 15 |
GND |
Pin 6 |
GND |
Pin 16 |
MIPI_DSI_CLKN |
Pin 7 |
MIPI_DSI_D2P |
Pin 17 |
MIPI_DSI_CLKP |
Pin 8 |
MIPI_DSI_D2N |
Pin 18 |
GND |
Pin 9 |
MIPI_DSI_D1P |
Pin 19 |
VCC_12V |
Pin 10 |
MIPI_DSI_D1N |
Pin 20 |
VCC_12V |
3.Conector MIPI CSI
Pin 1 |
VCC3V3_SYS |
Pin 21 |
MIPI_CSI_RX0_D1N |
Pin 2 |
VCC3V3_SYS |
Pin 22 |
MIPI_CSI_RX0_D0P |
Pin 3 |
SPI0_CLK |
Pin 23 |
MIPI_CSI_RX0_D0N |
pin 4 |
LED_PWM |
Pin 24 |
GND |
Pin 5 |
SPI0_CS0N |
Pin 25 |
MIPI_CSI_CLK0 |
Pin 6 |
SPI0_MISO |
Pin 26 |
GND |
Pin 7 |
SPI0_MOSI |
Pin 27 |
PWM8 |
Pin 8 |
I2C1_SDA |
Pin 28 |
IRC_AIN |
Pin 9 |
I2C1_SCL |
Pin 29 |
PWM11 |
Pin 10 |
MIPI_RX0_PDN |
Pin 30 |
PWM9 |
Pin 11 |
MIPI_RX0_RST |
Pin 31 |
IRC_BIN |
Pin 12 |
GND |
Pin 32 |
ZOOM_EN |
Pin 13 |
MIPI_CSI_RX0_CLKP |
Pin 33 |
PWM10 |
Pin 14 |
MIPI_CSI_RX0_CLKN |
Pin 34 |
P-IRIS_EN |
Pin 15 |
GND |
Pin 35 |
FOCUS_EN |
Pin 16 |
MIPI_CSI_RX0_D2P |
Pin 36 |
ADC_IN |
Pin 17 |
MIPI_CSI_RX0_D2N |
Pin 37 |
GND |
Pin 18 |
MIPI_CSI_RX0_D3P |
Pin 38 |
VCC_1V8 |
Pin 19 |
MIPI_CSI_RX0_D3N |
Pin 39 |
VCC_12V |
Pin 20 |
MIPI_CSI_RX0_D1P |
Pin 40 |
VCC_12V |
4.Conector de funcións
Pin 1 |
HOST_DM |
Pin 14 |
SDMMC0_D0 |
Pin 2 |
HOST_DP |
Pin 15 |
SDMMC0_CLK |
Pin 3 |
GND |
Pin 16 |
SDMMC0_D3 |
pin 4 |
GND |
Pin 17 |
RS485_CTL |
Pin 5 |
ALARM_IN |
Pin 18 |
UART3_RX_485 |
Pin 6 |
SDMMC0_DET |
Pin 19 |
UART3_TX_485 |
Pin 7 |
ALARM_OUT |
Pin 20 |
GND |
Pin 8 |
SDMMC0_PWREN |
Pin 21 |
VCC_12V |
Pin 9 |
SDMMC0_D2 |
Pin 22 |
VCC_12V |
Pin 10 |
USB_PWREN |
Pin 23 |
POE45 |
Pin 11 |
SDMMC0_CMD |
Pin 24 |
POE 78 |
Pin 12 |
GND |
Pin 25 |
POE36 |
Pin 13 |
SDMMC0_D1 |
Pin 26 |
POE12 |
Preguntas frecuentes
- The default IP address of the camera is 192.168.31.88.
- se conectas a nosa mostra por cable de rede co teu ordenador, podes usar isto 169.254.95.254 to modify parameter.
Usuario: administrador
contrasinal: administrador
Comprobe a imaxe de abaixo, Só unha conexión curta en breve P2 e P3 e activará o inicio. entón podes soltar a conexión.
si, we will modify according to your requirement.
You need 4.2 volts, we have to replace the power IC, but the pins and peripheral circuits of the two power ICs are different. Our engineers have tried many methods but cannot directly modify the original board, so we can only use this temporarily. On the red board, a power supply IC is attached to meet your requirements.
https://youtu.be/toh4bY1kTuw
The pcba board dimension size is 38x38mm
The four hole diameter is 2mm
The two hole distance is 34mm
usuario: root
contrasinal: rockchip
Hardware Requirements
1. Sony IMX415 Camera module (Camera module with MIP interface)
2. MiPi ribbon cable (cable to connect the camera with SBC PCB)
3. Main RV1126 camera toard
4. Cable harness (Cable harness with USB POE, poder, and RCA Audio connector)
5. POE Bcard for SBC (POE Adaptor board for SBC PCB)
6. Power adaptor (DC Power source for Camera unit)
7. USB Programing / debug cable (OTe) (Separate USB, OTG type cable to program and debug SBC)
8. LED / IR boards (IR and LED board for camera assembly)
9. MIC
10. Samsung eMMC with SLC/MLC-based memory
11. Samsung RAM
12. Realtek ethernet: with PoE support
13. RTC Battery
si, we are happy to develop a new feature to meet your demand.
si, our RV1126 development board has additional TF card reader support.
Ok. I will send you by Email.
resposta: The engineer replied that his Rockchip RV1126 dev tool only is for windows.
Pregunta: We will have root access? If root we can install any of our program (incl. Linux)
resposta: si.
Pregunta: Can I ask you link to repositories for download SDK, (dev tools)?
resposta: si, RKDevTool_Release_v2.74
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=compartir
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=compartir
Pregunta: We need a composite (CVBS) video on your Rockchip RV1126 module. Can you support it? Only add DSI to Analog video convertor chip.
resposta: Do you need RV1126 develop board to support a composite (CVBS) input for the normal the CVBS camera?
If yes, consulte a seguinte ligazón, we develop it for another client.
RV1126 customized for USB web or CVBS camera.
We also can develop the other function if you need it.
Pregunta 1: What camera drivers are supported by SDK?
resposta 1:
Pregunta 2: What MIPI DSI display drivers are supported by SDK?
resposta 2: MIPI DSI is debugged based on the specific screen. Comprobe a imaxe de abaixo.
Aínda tes unha pregunta?
Póñase en contacto connosco para obter máis información.
Envía a túa pregunta1.1 visión global
RV1126 é un procesador de visión de alto rendemento SoC para IPC/CVR, especialmente para aplicacións relacionadas coa IA. Está baseado nun núcleo ARM Cortex-A7 de 32 bits de catro núcleos que integra NEON e FPU. Hai unha caché I de 32 KB e unha caché D de 32 KB para cada núcleo e unha caché L2 unificada de 512 KB. A NPU integrada admite o funcionamento híbrido INT8/INT16 e a potencia de cálculo é de ata 2.0TOP. Ademáis, coa súa forte compatibilidade, Os modelos de rede baseados nunha serie de marcos como TensorFlow/MXNet/PyTorch/Caffe pódense converter facilmente.<br>
RV1126 tamén presenta un ISP de 14 megapíxeles totalmente baseado en hardware de nova xeración (procesador de sinal de imaxe) e post-procesador. Implementa moitos aceleradores de algoritmos usados normalmente en IPC e CVR, como HDR, 3A funcións (AE, DE, AWB), LSC, 3DNR, 2DNR, afiando, desnebulizar, corrección ollo de peixe, corrección gamma, detección de puntos de características, etc. Todos eles son procesados en tempo real. Cooperando con dous MIPI CSI (ou LVDS/SubLVDS) e un DVP (BT.601/BT.656/BT.1120) interface, os usuarios poden construír un sistema que reciba datos de vídeo de 3 camera sensors simultaneously.
O codificador de vídeo integrado no RV1126 admite a codificación UHD H.265/H.264. Tamén admite a codificación multifluxo, ata un 4Kp30 e un 1080p30 simultáneos. Coa axuda desta función, o vídeo da cámara pódese codificar con maior resolución e almacenarse na memoria local e transferirse a outro vídeo de menor resolución ao almacenamento na nube ao mesmo tempo. O descodificador de vídeo H.264/H.265 do RV1126 admite 4Kp30 para H.264 e H.265.
Ademais do anterior bloque multimedia de altas prestacións, RV1126 tamén contén audio rico, memoria, e outras interfaces periféricas como I2C, SPI, PWM, etcétera. Estes poden axudar aos usuarios a engadir máis sensores ou outros periféricos a todo o sistema para mellorar a flexibilidade e a expansión.
RV1126 ten DRAM externa de alto rendemento (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133) capaz de soportar anchos de banda de memoria esixentes.
1.2 características
As funcións que se indican a continuación que poden estar presentes ou non nun produto real poden estar suxeitas aos requisitos de licenza de terceiros. Póñase en contacto con Rockchip para coñecer as configuracións reais das funcións do produto e os requisitos de licenza.
1.2.1 Procesador de aplicacións
Quad-Core Cortex-A7
Implementación completa do conxunto de instrucións da arquitectura ARM v7-A, ARM Neon SIMD avanzado
Neon e FPU integrados por separado
32 KB L1 I-Cache e 32 KB L1 D-cache por CPU Cortex-A7
Caché L2 unificada de 512 KB para Quad-Core Cortex-A7
Tecnoloxía TrustZone compatible
Dominios de enerxía separados para o sistema central da CPU para admitir o interruptor de alimentación interno e activar/desactivar externamente segundo o escenario de aplicación diferente
PD_CPU0: 1st Cortex-A7 + Neón + FPU + Caché I/D L1
PD_CPU1: 2nd Cortex-A7 + Neón + FPU + Caché I/D L1
PD_CPU2: 3rd Cortex-A7 + Neón + FPU + Caché I/D L1
PD_CPU3: 4th Cortex-A7 + Neón + FPU + Caché I/D L1
Un dominio de tensión illado para soportar DVFS
1.2.2 Interface de entrada de vídeo
Interface e procesador de entrada de vídeo
Dúas interfaces MIPI CSI/LVDS/SubLVDS, 4 carrís cada un, A taxa máxima de datos MIPI CSI é de 2,5 Gbps/carril, A taxa de datos máxima LVDS/SublVDS é de 1 Gbps/carril
Na interface DVP estándar de 8/10/12/16 bits, datos de entrada de ata 150 MHz
Admite interfaces BT.601/BT.656 e BT.1120 VI
Admite a polaridade de pixel_clk、hsync、vsync configurable
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
ISP
A resolución máxima é de 14 Mpíxeles(4416×3312)
Entrada DVP: ITU-R BT.601/656/1120 con raw8/raw10/raw12/raw16, YUV422
Entrada MIPI: Carril de datos RX x1/x2/x4, raw8/raw10/raw12, YUV422
3A: inclúen AE/Histograma, DE, Saída de estatísticas AWB
FPN: Eliminación de ruído de patrón fixo
BLC: Corrección de nivel de negro
DPCC: Corrección de clúster de píxeles de defecto estático/dinámico
LSC: Corrección de sombreado da lente
Bayer NO: Eliminación de ruído Bayer-raw, 2DNR
HDR: 3-/2-Combinación de cadros en rango dinámico alto
TMO: 3-/2-Asignación de tons de vídeo de combinación de cadros
WDR: Mapeo de tons de rango dinámico amplo dun fotograma
Debayer: Demosaico adaptativo avanzado con corrección de aberración cromática
CCM/CSM: Matriz de corrección de cor; RGB2YUV etc.
Gamma: Corrección de gamma out
Deshaze/Mellorar: Dehaze automático e mellora de bordos
3DLUT: 3Paleta de cores D-Lut para o cliente
LDCH: Distorsión da lente na dirección horizontal
Escala de saída*3: nivel de redución de apoio*3(W0<3264; W1<1280; W2<1280)
Escala de saída*2: nivel de redución de apoio*2(W0<1920; W1<1920)
Saída (FBC): admite YUV422/420 con compresión de búfer de marco
3DNR: Advanced Temporal Noise Reduction in YUV
2DNR: Advanced Spatial Noise reduction in YUV
Agudo: Nitidez de imaxes &lificador; Mellora de borde en YUV
ORB: BREVE Orientado Rápido e Rotado, a method of feature point detection
FEC: a maior distorsión da lente e corrección de ollo de peixe
CGC: Compresión da gama de cores, Converter rango completo/límite de YUV
1.2.3 CODEC de vídeo
Decodificador de vídeo
Decodificación en tempo real de H.264 e H.265
Perfil principal e principal10 para H.265, ata o nivel 5.0 e 4096×2304@30fps
Liña base, principal, alto, alto10 e alto 4:2:2(sen MBAFF), ata o nivel 5.1 e 4096×2304@30fps
Codificador de vídeo
Codificación de vídeo UHD H.265/H.264 en tempo real
Marcos I/P e referencia SmartP.
Five-bit rate control modes (CBR, VBR, FixQp, AVBR, e QpMap)
Ata 100 Taxa de bits de saída Mbit/s
Soporte ROI(sen límite) codificación;
Alto perfil para H.264, ata o nivel 5.1 e 4096×2304@30fps
Perfil principal para H.265, ata o nivel 5.0 e 4096×2304@30fps
Admite codificación multifluxo
3840 x 2160 @ 30 fps + 1080Codificación p@30 fps
3840 codificación x 2160@30 + 3840 x 2160@30 fps decodificación
Formato de datos de entrada:
YCbCr 4:2:0 plano
YCbCr 4:2:0 semiplanar
YCbYCr 4:2:2
CbYCrY 4:2:2 intercalado
RGB444 e BGR444
RGB555 e BGR555
RGB565 e BGR565
RGB888 e BRG888
RGB101010 e BRG101010
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
Un dominio de tensión illado para soportar DVFS
1.2.4 CODEC JPEG
Codificador JPEG
Liña base (DCT secuencial)
O tamaño do codificador é de 96×96 a 8192×8192(67Mpíxeles)
Ata 90 millóns de píxeles por segundo
Decodificador JPEG
O tamaño do decodificador é de 48×48 a 8176×8176(66.8Mpíxeles)
Ata 76 millóns de píxeles por segundo
1.2.5 Unidade de Procesos Neuronais
Motor de aceleración de rede neuronal con rendemento de procesamento ata 2.0 TOPS
Soporte enteiro 8, enteiro 16 operación de convolución
Apoiar marcos de aprendizaxe profunda: TensorFlow, TF-lite, Pytorch, Café, ONNX, MXNet, Difícil, Darknet
Soporta API OpenVX
Un dominio de tensión illado para soportar DVFS
1.2.6 Organización da memoria
Memoria interna no chip
BootRom
SYSTEM_SRAM no dominio de voltaxe de VD_LOGIC
PMU_SRAM no dominio de tensión de VD_PMU para aplicacións de baixa potencia
Memoria externa fóra do chip
DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133①
Flash SPI
eMMC
Tarxeta SD
Async Nand Flash
1.2.7 Memoria interna
BootRom interno
Admite o arranque do sistema desde o seguinte dispositivo:
Interface Flash FSPI
Interface eMMC
Interface SDMMC
Interface asíncrono Nand
Admite a descarga do código do sistema mediante a seguinte interface:
Interface USB OTG (Modo dispositivo)
SYSTEM_SRAM
Tamaño: 64KB
PMU_SRAM
Tamaño: 8KB
1.2.8 Memoria externa ou dispositivo de almacenamento
Interface de memoria dinámica (DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133)
Compatible cos estándares JEDEC
Compatible con DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
Admite ancho de datos de 32 bits, 2 rangos (selección de chip), 4 GB máximo de espazo de enderezo por rango, O espazo total de direccionamento é de 4 GB (Max)
Modos de baixa potencia, como o apagado e a autoactualización para SDRAM
Interface eMMC
Compatible coa interface estándar iNAND
Compatible coa especificación eMMC 4.51
Admite tres anchos de bus de datos: 1-bocado, 4-bit ou 8 bits
Soporte ata HS200; pero non é compatible con CMD Queue
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
Interface SD/MMC
Compatible con SD3.0, MMC versión 4.51
O ancho do bus de datos é de 4 bits
Interface de flash serie flexible(FSPI)
Admite transferencia de datos desde/para un dispositivo flash serie
Soporte x1, x2, Modo de bits de datos x4
Apoio 2 seleccionar fichas
Interface Nand Flash
Soporta async nand flash
O ancho do bus de datos é de 8 bits
Apoio 1 selección de chip
Soporta LBA nand flash
ECC de hardware de ata 16 bits/1KB
Soporta temporización da interface configurable
1.2.9 Compoñente do sistema
MCU RISC-V
Núcleo de microcontrolador de 32 bits con RISC -V ISA
Arquitectura de Harvard, instrución separada, e Memorias de datos
O conxunto de instrucións é RV32I con extensións M e C
Controlador de interrupción programable integrado (IPIC), todos 123 As liñas IRQ conectadas a GIC para Cortex-A7 tamén se conectan a RISC –V MCU
Controlador de depuración integrado con interface JTAG
CRU (reloxo &lificador; restablecer a unidade)
Admite o control de porta de reloxo para compoñentes individuais
Un oscilador con entrada de reloxo de 24MHz
Admite o control global de reinicio suave para todo o chip, tamén reinicio suave individual para cada compoñente
PMU (Unidade de xestión de enerxía)
Apoio 5 dominios de tensión separados VD_CORE/VD_LOGIC/VD_PMU/VD_NPU/VD_VEPU
Apoio 14 dominios de poder separados, que se pode activar/desactivar mediante software baseado en diferentes escenas de aplicación
Múltiples modos de traballo configurables para aforrar enerxía mediante diferentes frecuencias ou control automático de reloxo ou control de activación/desactivación do dominio de enerxía
Temporizador
Apoio 6 64temporizadores de bits coa operación baseada en interrupcións para aplicacións non seguras
Apoio 2 64temporizadores de bits coa operación baseada en interrupcións para unha aplicación segura
Admite dous modos de operación: conta de execución libre e definida polo usuario
Comprobe o estado de traballo do temporizador
PWM
Apoio 12 PWM en chip (PWM0 ~ PWM11) coa operación baseada en interrupcións
O funcionamento programable pre-escalado ao reloxo do bus e posteriormente escalado
Temporizador/contador integrado de 32 bits
Soporta modo de captura
Soporta modo continuo ou modo one-shot
Ofrece modo de referencia e emite varias formas de onda de ciclo de traballo
Optimizado para aplicación IR para PWM3, PWM7, e PWM11
Can vixiante
Contador de watchdog de 32 bits
O contador conta atrás desde un valor preestablecido ata 0 para indicar a aparición dun tempo de espera
WDT pode realizar dous tipos de operacións cando se produce o tempo de espera:
Xerar un reset do sistema
Primeiro, xerar unha interrupción e se isto non é borrado pola rutina de servizo no momento en que se produza un segundo tempo de espera, xerar un reinicio do sistema
Duración do pulso de reinicio programable
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
Totalmente 16 intervalos definidos do período de tempo de espera principal
One Watchdog para aplicacións non seguras
One Watchdog para aplicación segura
Controlador de interrupción
Apoio 128 Fontes de interrupción SPI de entrada de diferentes compoñentes
Apoio 16 interrupcións desencadeadas polo software
Dúas saídas de interrupción (nFIQ e nIRQ) por separado para cada Cortex-A7, ambos son sensibles de baixo nivel
Admite diferentes prioridades de interrupción para cada fonte de interrupción, e sempre son programables por software
DMAC
DMA baseado en programación de microcódigos
A función DMA da lista ligada é compatible para completar a transferencia de dispersión
Admite tipos de transferencia de datos con memoria a memoria, memoria a periférico, periférico a memoria
Sinaliza a aparición de varios eventos DMA mediante os sinais de saída de interrupción
Un controlador DMA integrado para o sistema
Características DMAC:
Apoio 8 canles
27 solicitudes de hardware dos periféricos
2 interrompe a saída
Admite tecnoloxía TrustZone e estado seguro programable para cada canle DMA
Sistema seguro
Motor de cifrado
Admite cifrado SM2/SM3/SM4
Soporte SHA-1, SHA-256/224, SHA-512/384, e MD5 con recheo de hardware
Elemento da lista de ligazóns de soporte (LLI) Transferencia DMA
Admite cifrado AES-128 AES-256 &lificador; descifrar cifrado
Soporta modo AES ECB/CBC/OFB/CFB/CTR/CTS/XTS
Soporte DES &lificador; Cifrado TDES &lificador; descifrar cifrado
Soporta o modo DES/TDES ECB/CBC/OFB/CFB
Soporte ata 4096 bits PKA operacións matemáticas para RSA/ECC
Admite configuración de ata 8 canles
Soporte Ata 256 bits de saída TRNG
Admite a codificación de datos para todos os tipos de DDR
Soporta OTP seguro
Soporta depuración segura
Soporta SO seguro
Caixa de correo
Unha caixa de correo en SoC para atender a comunicación A7 e RISC-V MCU
Admite catro elementos de caixa de correo por caixa de correo, cada elemento inclúe unha palabra de datos, un rexistro de palabras de comando, e un bit de bandeira que pode representar unha interrupción
Proporcionar 32 bloquear os rexistros de software para indicar se a caixa de correo está ocupada
NENOS
Soporte para descomprimir ficheiros GZIP
Soporte para descomprimir ficheiros LZ4, incluíndo a estrutura xeral do formato LZ4 Frame e o formato Legacy Frame.
Soporte para descomprimir datos en formato Deflate
Soporte para descomprimir datos en formato ZLIB
Admite a saída completa de interrupción e interrupción de erro
Soporta a verificación Hash32 no proceso de descompresión LZ4
Admite a función de tamaño límite dos datos descomprimidos para evitar que a memoria sexa destruída de forma maliciosa durante o proceso de descompresión
Software de soporte para deter o proceso de descompresión
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
1.2.10 Motor gráfico
Motor de gráficos 2D (RGA):
Formatos de orixe:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB 565
RGBA5551, RGBA4444
YUV420 plana, YUV420 semiplanar
YUV422 plana, YUV422 semiplano
YUV 10 bits para YUV420/422 semiplanar
BPP8, BPP4, BPP2, BPP1
Formatos de destino:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB 565
RGBA5551, RGBA4444
YUV420 plana, YUV420 semiplanar
YUV422 plana, YUV422 semiplano
Conversión de formato de píxeles, BT.601/BT.709
Resolución máxima: 8192×8192 fonte, 4096×4096 destino
BitBlt
Dúas fontes BitBLT:
A+B=B só BitBLT, A soporte xira e escala cando B está fixado
A+B=C segunda fonte (B) ten o mesmo atributo que (C) máis función de rotación
Recheo de cor cun recheo degradado, e recheo de patróns
Estiramento e encollemento de alto rendemento
Expansión monocromática para a representación de texto
Novo alfa completo por píxel (cor/canle alfa por separado)
Modos de mestura alfa incluíndo Java 2 Regras de mestura de composición de Porter-Duff, clave cromática, máscara de patrón, esvaecendo
Operación de tramado
0, 90, 180, 270-rotación de graos
espello x, y-espello, e operación de rotación
Procesador de mellora da imaxe (IEP):
Formato da imaxe
Datos de entrada: YUV420 / YUV422, semiplanar/planar, Intercambio UV
Datos de saída: YUV420 / YUV422, semiplanar, Intercambio UV, Modo mosaico
Conversión de mostraxe descendente YUV de 422 para 420
Resolución máxima para imaxes dinámicas de ata 1920×1080
Desentrelazado
1.2.11 Interface de visualización
Un ata 24 Interface de saída de vídeo paralela RGB bits
Unha interface de saída de vídeo BT.1120
Unha interface MIPI DSI de 4 carriles, ata 1 Gbps por carril
Ata 1080p@60fps
1.2.12 Procesador de saída de vídeo (GTC)
Ata 1920×1080 @60fps
Capas múltiples
Capa de fondo
Capa Win0
Capa Win2
Formato de entrada: RGB888, ARGB888, RGB 565, YCbCr422, YCbCr420, YCbCr444
1/8 para 8 motor de redución e aumento de escala
Soporta visualización virtual
256 mestura de nivel alfa (soporte alfa pre-multiplicado)
Tecla de cor de transparencia
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
RGB2YCbCr (BT.601/BT.709)
Soporte multirrexión
Capa Win0 e superposición de capa Win2 intercambiables
Admite superposición de dominio RGB ou YUV
BCSH (brillo, contrastar, Saturación, Axuste de tonalidade)
BCSH: YCbCr2RGB (rec601-mpeg/ rec601-jpeg/rec709)
BCSH: RGB2YCbCr (BT.601/BT.709)
Admite axuste de gamma
Admite dither down allegro RGB888to666 RGB888to565 &lificador; dither down FRC (configurable) RGB de 888 a 666
Pantalla en branco e negro
1.2.13 Interface de audio
I2S0 con 8 canles
Ata 8 canles TX e 8 ruta RX de canles
Resolución de audio de 16 bits a 32 bits
Frecuencia de mostraxe de ata 192 KHz
Ofrece o modo de traballo mestre e escravo, software configurable
Apoio 3 Formatos I2S (normal, xustificado á esquerda, dereito xustificado)
Apoio 4 Formatos PCM (cedo, tarde 1, tarde 2, tarde 3)
O modo I2S e PCM non se poden utilizar ao mesmo tempo
I2S1/I2S2 con 2 canles
Ata 2 canles para TX e 2 ruta RX de canles
Resolución de audio de 16 bits a 32 bits
Frecuencia de mostraxe de ata 192 KHz
Ofrece o modo de traballo mestre e escravo, software configurable
Apoio 3 Formatos I2S (normal, xustificado á esquerda, dereito xustificado)
Apoio 4 Formatos PCM (cedo, tarde 1, tarde 2, tarde 3)
I2S e PCM non se poden usar ao mesmo tempo
PDM
Ata 8 canles
Resolución de audio de 16 bits a 24 bits
Frecuencia de mostraxe de ata 192 KHz
Admite o modo de recepción mestre PDM
TDM
Apoio ata 8 canles para TX e 8 canles para a ruta RX
Resolución de audio de 16 bits a 32 bits
Frecuencia de mostraxe de ata 192 KHz
Ofrece o modo de traballo mestre e escravo, software configurable
Apoio 3 Formatos I2S (normal, xustificado á esquerda, dereito xustificado)
Apoio 4 Formatos PCM (cedo, tarde 1, tarde 2, tarde 3)
Audio PWM
Admite converter PCM a formato PWM
Frecuencia de mostraxe de ata 16x
Admite interpolación lineal para sobremostraxe 2x/4x/8x/16
Apoio 8/9/10/11 Saída PWM de canle L/R enmascarable de bits
Códec de audio dixital
Soporta ADC dixital de 3 canles
Soporta DAC dixital de 2 canles
Admite interface I2S/PCM
Admite o modo mestre e escravo I2S/PCM
Admite transmisión de audio de 4 canles en modo I2S
Admite recepción de audio de 2 canles en modo I2S
Admite transmisión ou recepción de audio de 2 canles en modo PCM
Admite resolución de mostra de 16 ~ 24 bits para ADC dixital e DAC dixital
<estilo span=”cor: #ffffff;”>Folla de datos RV1126 Rev 1.4</palmo>
Tanto o ADC dixital como o DAC dixital admiten tres grupos de frecuencias de mostraxe. Grupo 0 son 8 kHz/16 kHz/32 kHz/64 kHz/128 kHz, grupo 1 son 11,025 khz/22,05 khz/44,1 khz/88,2 khz/176,4 khz e grupo 2 son 12khz/24khz/48khz/96khz/192khz
A banda de paso dos filtros ADC dixitais é de 0,45625*fs
Admite ondulación de banda de paso dixital ADC dentro de +/-0,1 dB
A banda de parada dos filtros ADC dixitais é de 0,5*fs
Admite unha atenuación de banda de parada ADC dixital de polo menos 60 dB
Soporta control de volume tanto para ADC dixital como para DAC dixital
Admite o control automático de nivel (ALC)e noise gate para ADC dixital
Admite comunicación con códec analóxico a través do bus I2C
1.2.14 conectividade
Interface SDIO
Compatible co protocolo SDIO3.0
Ancho de bus de datos de 4 bits
Controlador Ethernet GMAC 10/100/1000M
Admite velocidades de transferencia de datos de 10/100/1000 Mbps coas interfaces RGMII
Admite velocidades de transferencia de datos de 10/100 Mbps coas interfaces RMII
Admite operacións full-duplex e half-duplex Soporte para descarga de segmentación TCP (TSO) e descarga de segmentación UDP (USO) aceleración da rede<br>
USB 2.0 Anfitrión
Compatible con USB 2.0 especificación
Soporta alta velocidade(480Mbps), a toda velocidade(12Mbps) e baixa velocidade(1.5Mbps) modo
Admite especificacións de interface de controlador de host melloradas (EHCI), Revisión 1.0
Admite a especificación de interface de controlador de host aberto (OHCI), Revisión 1.0a
USB 2.0 OTG
Especificación compatible
Especificación de bus serie universal, Revisión 2.0
Interfaz de controlador de host extensible para bus serie universal (xHCI), Revisión 1.1
Control de soporte/transferencia masiva/interrupción/isócrona
Interface SPI
Apoio 2 Controladores SPI, admite dúas saídas de selección de chip
Admite o modo serial-master e serial-slave, configurable por software
Interface I2C
Apoio 6 Interfaces I2C(I2C0-I2C5)
Admite o modo de enderezo de 7 e 10 bits
Frecuencia de reloxo programable por software
Os datos no bus I2C pódense transferir a velocidades de ata 100k bits/s no modo estándar, ata 400k bits/s no modo rápido, ou ata 1 m bits/s en modo rápido Plus
Interface UART
Apoio 6 Interfaces UART (UART0-UART5)
Soporte de 5 bits, 6bocado, 7bocado, e transmisión ou recepción de datos en serie de 8 bits
Bits estándar de comunicación asíncrona como inicio, parar, e paridade
Admite diferentes reloxos de entrada para o funcionamento UART para obter unha velocidade de transmisión de ata 4 Mbps
Admite o modo de control de fluxo automático(excepto UART2)
1.2.15 outros
Múltiples grupos de GPIO
Todos os GPIO pódense usar para xerar unha interrupción
Activación de nivel de soporte e interrupción de disparo de borde
Admite polaridade configurable da interrupción do disparo de nivel
Admite bordo ascendente configurable, bordo descendente, e interrupción de disparo de ambos extremos
Admite dirección de tracción configurable (un pull-up débil e un pull-down débil)
<forte>Folla de datos RV1126 Rev 1.4</forte>
Admite forza configurable da unidade
Sensor de temperatura (TS-ADC)
Admite o modo definido polo usuario e o modo automático
En modo definido polo usuario, start_of_conversion pode controlarse completamente por software, e tamén pode ser xerado por hardware.
En modo automático, a temperatura de alarma(temperatura alta/baixa) a interrupción pode ser configurable
En modo automático, a temperatura do reset do sistema pode ser configurable
Apoio a 2 canle TS-ADC (usado para CPU e NPU respectivamente), os criterios de temperatura de cada canle poden ser configurables
Rango de temperatura de -40 ~ 125 °C e resolución de temperatura de 5 °C
ADC SAR de 12 bits ata 732 Taxa de mostraxe S/s
ADC de aproximación sucesiva (SAR ADC)
Resolución de 10 bits
Frecuencia de mostraxe de ata 1 MS/s
6 canles de entrada dun único extremo
OTP
Soporta espazo de 32 Kbit e espazo de enderezo superior de 4k é unha parte non segura.
Soporte para ler e programar máscara de palabras nun modelo seguro
Duración do programa de apoio desde 1 para 32 bocado
Soporte para operacións de lectura de 8 bits
Programa e estado de lectura pódense ler
O programa non aborda o rexistro
Tipo de paquete
FCCSP 409-pin (corpo: 14mm x 14 mm; Tamaño da pelota: 0.3mm; campo de pelota: 0.65mm)
Notas:
①: DDR3/DDR3L/DDR4/LPDDR3/LPDDR4 non se usan simultaneamente
Descargar
RKDevTool_Release_v2.74
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing
SDK
https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing
Folla de datos
Folla de datos RV1126-Vcan1748
RV1126 RV1109 Inicio rápido
Rockchip_RV1126_RV1109_Quick_Start_Linux_EN
Guía para programadores de Rockchip RockX_SDK