Rockchip RV1126 Development Evaluation Board Core Board IPC AI SDK Software Development Kit
Tabla contenidos
Galería
Aplicaciones ar producto
CIP inteligente, Máquina panel reconocimiento facial, Cámara captura facial, Timbre video, 'Ñotho ar red, ne hinda cámara alimentación, Dispositivo 'ye̲ Express, Navegación ar GPS, Interfaz hombre-máquina, Equipos ar monitoreo, Drone Pod, Ko videoconferencia, etcetera.
¿Gi mpe̲fi ko módulo cámara lente Sony IMX415?
Descargar ar SDK
Especificación thandi frontal
Pin1 |
VCC5V0_OTG |
Pin2 |
OTG_DM |
Pin3 |
OTG_DP |
Pin4 |
TSI YA HA̲I |
9.Ethernet&Conector alimentación
Pin1 |
TX + |
Pin6 |
RX- |
Pin2 |
TX- |
Pin7 |
POE78 |
Pin3 |
RX + |
Pin8 |
POE78 |
Pin4 |
POE45 |
Pin9 |
TSI YA HA̲I |
Pin5 |
POE45 |
Pin10 |
VCC12V_DCIN |
10. Conector audio
Pin1 |
LED1 YÁ PHYAD1 |
Pin2 |
LED0 YÁ PHYAD0 |
Pin3 |
RESTABLECIMIENTO |
Pin4 |
MICP |
Pin5 |
TSI YA HA̲I |
Pin6 |
LINE_OUT |
Especificación jar thandi 'mefa ár njäts'i Tange'u
1.DDR3L (Samsung K4B4G1646E BCNB)
'Nar DDR3 4 Gbit xi conectada jar ar xeni frontal ne 'mefa ár njäts'i Tange'u nga̲tho ar placa, ko 'nar Nxoge bits 8G;
2.Conector DSI MIPI
Pin1 |
IRQ |
Pin11 |
MIPI_DSI_D3N |
Pin2 |
PWR_EN |
Pin12 |
MIPI_DSI_D3P |
Pin3 |
RST |
Pin13 |
MIPI_DSI_D0N |
Pin4 |
I2C3_SDA |
Pin14 |
MIPI_DSI_D0P |
Pin5 |
I2C3_SCL |
Pin15 |
TSI YA HA̲I |
Pin6 |
TSI YA HA̲I |
Pin16 |
MIPI_DSI_CLKN |
Pin7 |
MIPI_DSI_D2P |
Pin17 |
MIPI_DSI_CLKP |
Pin8 |
MIPI_DSI_D2N |
Pin18 |
TSI YA HA̲I |
Pin9 |
MIPI_DSI_D1P |
Pin19 |
VCC_12V |
Pin10 |
MIPI_DSI_D1N |
Pin20 |
VCC_12V |
3.Conector MIPI CSI
Pin1 |
VCC3V3_SYS |
Pin21 |
MIPI_CSI_RX0_D1N |
Pin2 |
VCC3V3_SYS |
Pin22 |
MIPI_CSI_RX0_D0P |
Pin3 |
SPI0_CLK |
Pin23 |
MIPI_CSI_RX0_D0N |
Pin4 |
LED_PWM |
Pin24 |
TSI YA HA̲I |
Pin5 |
SPI0_CS0N |
Pin25 |
MIPI_CSI_CLK0 |
Pin6 |
SPI0_MISO |
Pin26 |
TSI YA HA̲I |
Pin7 |
SPI0_MOSI |
Pin27 |
PWM8 |
Pin8 |
I2C1_SDA |
Pin28 |
IRC_AIN |
Pin9 |
I2C1_SCL |
Pin29 |
PWM11 |
Pin10 |
MIPI_RX0_PDN |
Pin30 |
PWM9 |
Pin11 |
MIPI_RX0_RST |
Pin31 |
IRC_BIN |
Pin12 |
TSI YA HA̲I |
Pin32 |
ZOOM_EN |
Pin13 |
MIPI_CSI_RX0_CLKP |
Pin33 |
PWM10 |
Pin14 |
MIPI_CSI_RX0_CLKN |
Pin34 |
Hne — IRIS_EN |
Pin15 |
TSI YA HA̲I |
Pin35 |
FOCUS_EN |
Pin16 |
MIPI_CSI_RX0_D2P |
Pin36 |
ADC_IN |
Pin17 |
MIPI_CSI_RX0_D2N |
Pin37 |
TSI YA HA̲I |
Pin18 |
MIPI_CSI_RX0_D3P |
Pin38 |
VCC_1V8 |
Pin19 |
MIPI_CSI_RX0_D3N |
Pin39 |
VCC_12V |
Pin20 |
MIPI_CSI_RX0_D1P |
Pin40 |
VCC_12V |
4.Conector función
Pin1 |
HOST_DM |
Pin14 |
SDMMC0_D0 |
Pin2 |
HOST_DP |
Pin15 |
SDMMC0_CLK |
Pin3 |
TSI YA HA̲I |
Pin16 |
SDMMC0_D3 |
Pin4 |
TSI YA HA̲I |
Pin17 |
RS485_CTL |
Pin5 |
ALARM_IN |
Pin18 |
UART3_RX_485 |
Pin6 |
SDMMC0_DET |
Pin19 |
UART3_TX_485 |
Pin7 |
ALARM_OUT |
Pin20 |
TSI YA HA̲I |
Pin8 |
SDMMC0_PWREN |
Pin21 |
VCC_12V |
Pin9 |
SDMMC0_D2 |
Pin22 |
VCC_12V |
Pin10 |
USB_PWREN |
Pin23 |
POE45 |
Pin11 |
SDMMC0_CMD |
Pin24 |
POE78 |
Pin12 |
TSI YA HA̲I |
Pin25 |
POE36 |
Pin13 |
SDMMC0_D1 |
Pin26 |
POE12 |
Ya nt'a̲ni Frecuentes
- The default IP address of the camera is 192.168.31.88.
- Nu'bu̲ conecta ma muestra ya cable red ko ár ordenador, Pe utilizar 'me̲hna 169.254.95.254 Pa modificar ar parámetro.
Usuario: Admin
Contraseña: Admin
Jaki ar mäte, consulte ar tsita ar abajo, Justo 'nar conexión tseki ngut'ä P2 ne P3 ne activará ar inicio. Tso̲kwa continuación, pe aflojar ar conexión.
Hä, we will modify according to your requirement.
You need 4.2 volts, we have to replace the power IC, but the pins and peripheral circuits of the two power ICs are different. Our engineers have tried many methods but cannot directly modify the original board, nä'ä ho̲ntho podemos zu̲di 'me̲hna temporalmente. Ja ar pizarra nthe̲ni, bí conecta 'nar CI fuente alimentación da satisfacer yá requisitos.
https://youtu.be/toh4bY1kTuw
Ar tamaño ar dimensión ar placa pcba ar 38 x 38 mm
Ar diámetro ar goho orificios ar 2 mm
Mbi yoho ya orificios ar 34 mm
usuario: raíz
contraseña: Rockchip
Requisitos hardware
1. Módulo de cámara Sony IMX415 (Módulo cámara ko interfaz MIP)
2. Cable de cinta MiPi (cable pa conectar ar cámara PCB SBC)
3. Cámara principal RV1126
4. Arnés cables (Arnés cables ko USB POE, Energía, ne conector audio RCA)
5. POE Bcard pa SBC (Placa adaptadora POE pa PCB SBC)
6. Adaptador corriente (Fuente alimentación CC ar xe̲ni cámara)
7. Programación USB / Cable depuración (Ote) (USB hñe̲gi, Cable ar klase OTG pa programar ne depurar SBC)
8. LED / Placas ga (Placa ga ne LED pa montaje cámara)
9. Mic
10. Samsung eMMC ko memoria basada SLC yá MLC
11. Samsung RAM
12. Realtek ethernet: ko soporte PoE
13. Bateriya RTC
Hä, Ga complace nte 'ra'yo 'nar característica da satisfacer ár demanda.
Hä, ma placa nte RV1126 pe̲ts'i soporte adicional pa lectores tarheta TF.
Ar nkohi. I will send you by Email.
Respuesta: The engineer replied that his Rockchip RV1126 dev tool only is for windows.
Ar nt'a̲ni: We will have root access? If root we can install any of our program (incl. Linux)
Respuesta: Hä.
Ar nt'a̲ni: Can I ask you link to repositories for download SDK, (dev tools)?
Respuesta: Hä, RKDevTool_Release_v2.74
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=t'uni
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=t'uni
Ar nt'a̲ni: We need a composite (CVBS) video on your Rockchip RV1126 module. Can you support it? Only add DSI to Analog video convertor chip.
Respuesta: Do you need RV1126 develop board to support a composite (CVBS) input for the normal the CVBS camera?
Jar nt'ot'e zudi, Jaki ar mäte, consulte da ku̲hu̲ enlace, we develop it for another client.
RV1126 customized for USB web or CVBS camera.
We also can develop the other function if you need it.
Ar nt'a̲ni 1: What camera drivers are supported by SDK?
Respuesta 1:
Ar nt'a̲ni 2: What MIPI DSI display drivers are supported by SDK?
Respuesta 2: MIPI DSI is debugged based on the specific screen. Jaki ar mäte, consulte ar tsita ar abajo.
Tobe dí 'ñehe 'nar nt'a̲ni?
Ga japi ar jar contacto ko ngekagihe da uni mäs ungumfädi.
Envía ir nt'a̲ni1.1 visión Nxoge
RV1126 ge 'nar SoC procesador visión mar hñets'i rendimiento da IPC yá CVR, Ho̲ntho nu'u̲ pa aplicaciones relacionadas ko ar IA. Basa ja 'nar núcleo arm Cortex — A7 ar goho núcleos 32 ar bits da integra ya NEON ne FPU. 'Bu̲i 'nar caché I 32 KB ne 'nar caché D 32 KB pa kadu̲ 'nar núcleo ne 'nar caché L2 unificada ar 512 ar KB. Ar NPU incorporada admite ar operación híbrida INT8 yá INT16 ne ár nts'edi cálculo ar asta 2. 0TOPs. 'Nehe, ko ár xí nze̲di compatibilidad, Ya modelos ar red basados 'nar serie marcos komongu TensorFlow yá MXNet yá PyTorch yá Caffe ar xi convertir hingi hembi da.<Br>
RV1126 'nehe presenta 'nar 'ra'yo generación ISP 14 megapíxeles totalmente basado jar hardware (procesador señal tsita) ne post-procesador. Implementa 'nar Nar dätä hño yá 'bede ya aceleradores algoritmos nu'bu̲ da nthe̲hu̲ 'ra utilizados IPC ne CVR, ngu HDR, 3Ya 'befi (Æ, AF, AWB), LSC, 3DNR, 2DNR, afilado, dehaze, corrección da̲ ar pez, corrección gamma, detección puntos ar características, etc.. Nga̲tho nu'u̲ ya procesamiento ja ya pa real. Mfats'i yoho CSI MIPI (o LVDS/SubLVDS) ne 'nar DVP (BT.601/BT.656/BT.1120) interfaz ar, Ya usuarios xi da t'ot'e 'nar ko ya da reciba datos vídeo ar 3 camera sensors simultaneously.
Codificador vídeo integrado RV1126 admite ar nt'ot'e Ts'ut'ubi UHD H.265/H.264. 'Nehe ar compatible ko ar nt'ot'e Ts'ut'ubi multiflujo, asta 'nar 4Kp30 ne 'nar 1080p30 simultáneo. Ko ar mfa̲ts'i nuna ar función, Ar vídeo ar cámara ar tsa̲ da codificar ko ar dätä resolución ne almacenar ar memoria ja ne transferir jar ma'na vídeo zu'we resolución ja ar almacenamiento ar gui da xkagentho ar pa. Decodificador vídeo H.264/H.265 jar RV1126 ar compatible ko 4Kp30 pa H.264 ne H.265.
'Nehe ar bloque multimedia mar hñets'i rendimiento 'be̲t'o, RV1126 'nehe contiene audio enriquecido, memoria, ne ma'ra interfaces periféricas komongu ar I2C, SPI, PWM, ne bí nja'bu̲ bí sucesivamente. Nuya xi da 'BATS'I ya usuarios ma agregar mäs sensores wa ma'ra periféricos jar nga̲tho ko ya pa mejorar ar flexibilidad ne ar expansibilidad..
RV1126 pe̲ts'i DRAM externa mar hñets'i rendimiento (DDR3 YÁ DDR3L YÁ DDR4 YÁ LPDDR3 YÁ LPDDR4 — 2133) capaz da zeti anchos ar 'me̲i memoria exigentes.
1.2 Características
Ya características enumeradas tso̲kwa continuación nä'ä xi wa hingi 'bu̲i 'bui jar 'nar producto real xi 'bu̲i sujetas ja ya requisitos licencia terceros. Ga japi ar jar contacto ko Rockchip pa ga pädi ya configuraciones reales ya características ar producto ne ar requisitos ar licencia..
1.2.1 Procesador aplicaciones
Quad-Core Cortex-A7
Implementación completa del conjunto de instrucciones de la arquitectura ARM v7-A, ARM Neon SimD Avanzado
Neón ne FPU integrados por hñe̲gi
32KB L1 I-Cache y 32KB L1 D-cache por CPU Cortex-A7
Caché L2 unificada de 512 KB para Quad-Core Cortex-A7
Compatible con la tecnología TrustZone
Dominios ar alimentación separados pa ko ya central ar CPU ar admitir ar interruptor ar alimentación interno ne encender yá jwet'i externamente nä'ä mä jar escenario ya nt'ot'e diferente
PD_CPU0: 1st Cortex — A7 + Neón + FPU + Caché de E/S L1
PD_CPU1: 2nd Cortex — A7 + Neón + FPU + Caché de E/S L1
PD_CPU2: 3rd Cortex-A7 + Neón + FPU + Caché de E/S L1
PD_CPU3: 4th Cortex — A7 + Neón + FPU + Caché de E/S L1
Un dominio de voltaje aislado para admitir DVFS
1.2.2 Interfaz entrada video
Interfaz ne procesador de entrada de vídeo
Dos interfaces MIPI CSI / LVDS / SubLVDS, 4 carriles kadu 'na, Ar velocidad ar datos máxima MIPI CSI ar 2,5 Gbps yá carril, Ar velocidad ar datos máxima LVDS yá SublVDS ar 1Gbps yá carril
En la interfaz DVP estándar de 8/10/12/16 bits, datos entrada asta 150 MHz
Soporta interfaces BT.601/BT.656 y BT.1120 VI
Soporta la polaridad de pixel_clk、hsync、vsync configurable
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
ISP
La resolución máxima es de 14Mpixel(4416×3312)
Entrada DVP: UIT — R BT.601/656/1120 ko raw8 yá raw10 yá raw12 yá raw16, YUV422
Entrada MIPI: Carril datos RX x 1 yá x 2 yá x 4, raw8 yá raw10 yá raw12, YUV422
3A: incluir AE yá Histograma, AF, Nt'uni estadísticas AWB
FPN: Eliminación mafi hmu fijo
BLC: Corrección ar xí mpothe
DPCC: Corrección estática yá dinámica ya clúster píxeles defectos
LSC: Corrección sombreado ya hñeda̲
Bayer-NR: Bayer — raw ar — noising, 2DNR
HDR: 3-/2-Fusión fotogramas jar mar hñets'i rango dinámico
TMO: 3-/2-Mapeo ya nzu̲nt'i thuhu ar vídeo combinación fotogramas
WDR: Mapeo ya nzu̲nt'i thuhu nthegi xi hño. rango dinámico ja 'nar fotograma
Debayer: Demosaico adaptativo avanzado ko corrección aberración cromática
CCM/CSM: Matriz corrección ar njät'i; RGB2YUV etc.
Gamma: Corrección salida gamma
Dehaze/Enhance: Deshaze automático ne mejora bordes
3DLUT: 3Paleta ya njät'i D — Lut ar cliente
LDCH: Distorsión ar lente jar 'mui horizontal
Escala de salida*3: ar reducción ar escala soporte * 3(W0≪3264; W1≪1280; W2≪1280)
Escala de salida*2: ar escalado reducido ar soporte * 2(W0≪1920; W1≪1920)
Salida (FBC): soporte YUV422 yá 420 ko compresión búfer trama
3DNR: Advanced Temporal Noise Reduction in YUV
2DNR: Advanced Spatial Noise reduction in YUV
Afilado: Nitidez ar tsita &erio; Mejora bordes jar YUV
ORB: Orientado ngutha ne Girado BRIEF, a method of feature point detection
FEC: ar dätä distorsión ar lente ne ar corrección ár da̲ ar pez
CGC: Compresión gama ya njät'i, Conversión rango completo yá rango límite YUV
1.2.3 Video CODEC
Decodificador de video
Decodificación en tiempo real de H.264 y H.265
Perfil principal y Main10 para H.265, asta ar za̲ ár nthe̲ 5.0 ne 4096×2304@30fps
Línea de base, principal, Hñets'i, alto10 ne hñets'i 4:2:2('ñotho ar MBAFF), asta ar za̲ ár nthe̲ 5.1 ne 4096×2304@30fps
Codificador de video
nt'ot'e Ts'ut'ubi de vídeo UHD H.265/H.264 en tiempo real
I-/P-frames y referencia SmartP.
Five-bit rate control modes (CBR, VBR, FixQp, AVBR, ne QpMap)
Hasta 100 Velocidad bits salida Mbit yá s
Soporte de ROI('ñotho ar límite) nt'ot'e Ts'ut;
Alto perfil para H.264, asta ar za̲ ár nthe̲ 5.1 ne 4096×2304@30fps
Perfil principal para H.265, asta ar za̲ ár nthe̲ 5.0 ne 4096×2304@30fps
Soporte de codificación multi-stream
3840 x 2160@30 fps + 1080nt'ot'e Ts'ut'ubi fps p@30
3840 x 2160@30 codificación + 3840 x 2160@30 fps decodificación
Formato de datos de entrada:
YCbCr 4:2:0 planar
YCbCr 4:2:0 semiplanar
YCbYCr 4:2:2
CbYCrY 4:2:2 Interleaved
RGB444 ne BGR444
RGB555 ne BGR555
RGB565 ne BGR565
RGB888 ne BRG888
RGB101010 y BRG101010
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
Un dominio de voltaje aislado para admitir DVFS
1.2.4 CÓDEC JPEG
Codificador JPEG
Línea de base (DCT secuencial)
El tamaño del codificador es de 96×96 a 8192×8192(67Mpixeles)
Hasta 90 millones píxeles ya mfe̲tsi
Decodificador JPEG
El tamaño del decodificador es de 48×48 a 8176×8176(66.8Mpixeles)
Hasta 76 millones píxeles ya mfe̲tsi
1.2.5 Ar xe̲ni Proceso Neuronal
Motor de aceleración de redes neuronales con un rendimiento de procesamiento de asta 2.0 TAPAS
Soporte entero 8, entero 16 operación convolución
Soporta frameworks de aprendizaje profundo: TensorFlow, TF — lite, Pytorch, Kafe, ONNX, MXNet, Keras, Darknet (ko ar ingles)
Soporta OpenVX API
Un dominio de voltaje aislado para admitir DVFS
1.2.6 Ar Hmunts'i ar memoria
Memoria interna en chip
BootRom
SYSTEM_SRAM en el dominio de voltaje de VD_LOGIC
PMU_SRAM en el dominio de voltaje de VD_PMU para aplicaciones de baja potencia
Memoria externa 'bu̲ ya ar chip
DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133(1)
Flash SPI
eMMC
tarheta SD
Flash Nand asincrónico
1.2.7 Memoria ja yá 'muise mbo
BootRom interno
Soporte de arranque del sistema desde el siguiente dispositivo:
Interfaz FSPI Flash
Interfaz eMMC
Interfaz SDMMC
Interfaz Async Nand
Descarga de código del sistema de soporte mediante la siguiente interfaz:
Interfaz USB OTG (Modo dispositivo)
SYSTEM_SRAM
Tamaño: 64KB
PMU_SRAM
Tamaño: 8KB
1.2.8 Memoria externa wa dispositivo almacenamiento
Interfaz de memoria dinámica (DDR3 YÁ DDR3L YÁ DDR4 YÁ LPDDR3 YÁ LPDDR4 — 2133)
Compatible con los estándares JEDEC
Compatible con DDR3/DDR3L/DDR4/LPDDR3/LPDDR4-2133
Soporte de ancho de datos de 32 bits, 2 Filas (selección chip), máximo 4 GB ar espacio direccionamiento ya rango, Espacio Nxoge ar direccionamiento xí 4 GB (máximo)
Modos de bajo consumo, komongu ar apagado ne ar actualización automática pa SDRAM
Interfaz eMMC
Compatible con la interfaz iNAND estándar
Compatible con la especificación eMMC 4.51
Soporta tres anchos de bus de datos: 1-tx'u̲tho, 4-bit wa 8 bits
Soporte hasta HS200; pe hingi ar compatible ko ar gät'u̲wi CMD
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
Interfaz SD/MMC
Compatible con SD3.0, MMC versión 4.51
El ancho del bus de datos es de 4 bits
Interfaz flash serie flexible(FSPI)
Soporte de transferencia de datos desde / hacia el dispositivo flash serie
Soporte x 1, x 2, Modo bits datos x 4
Soporte 2 selección chips
Interfaz Nand Flash
Soporte asincrónico nand flash
El ancho del bus de datos es de 8 bits
Soporte 1 selección chip
Soporte LBA nand flash
ECC de hardware de hasta 16 bits/1 KB
Soporte de sincronización de interfaz configurable
1.2.9 Componente ko ya
RISC-V MCU
Núcleo de microcontrolador de 32 bits con RISC -V ISA
Arquitectura Harvard, Ar Nt'uti separada, ne Memorias datos
El conjunto de instrucciones es RV32I con extensiones M y C
Controlador de interrupción programable integrado (IPIC), ga̲tho 123 Ya líneas IRQ conectadas GIC pa Cortex — A7 'nehe ar conectan da RISC — V MCU
Controlador de depuración integrado con interfaz JTAG
CRU (Ar ora &erio; da t'ot'e ar xe)
Soporte de control de cierre de reloj para componentes individuales
Un oscilador con entrada de reloj de 24 MHz
Soporte de control global de restablecimiento por software para todo el chip, 'Nehe restablecimiento ya software 'natho pa kadu̲ 'nar componente
PMU (Ar xe̲ni ntsuni energía)
Soporte 5 dominios ar voltaje separados VD_CORE yá VD_LOGIC yá VD_PMU yá VD_NPU yá VD_VEPU
Soporte 14 dominios ar energía independientes, nä'ä to da encendido yá apagado ya software basado ja ya 'na'ño escenas nt'ot'e
Múltiples modos ar 'be̲fi configurables para ahorrar energía mediante diferentes frecuencias o control automático de la compuerta de el reloj o control de encendido / apagado de el dominio de alimentación
Temporizador
Soporte 6 64temporizadores bits ko ar operación basada interrupciones pa aplicaciones hindi seguras
Soporte 2 64temporizadores bits ko ar operación basada interrupciones pa 'nar nt'ot'e segura
Soporta dos modos de operación: Recuento nt'eni mpe̲fi ne definido ir nge ar usuario
Soporte temporizador ar dätä 'be̲fi comprobable
PWM
Soporte 12 PWM jar chip (PWM0~PWM11) ko operación basada interrupciones
La operación programable preescalada a el reloj del bus y luego escalada aún aún más
Temporizador / contador de 32 bits integrado
Soporte de modo de captura
Soporte de modo continuo o modo de un solo disparo
Proporciona modo referencia ne genera varias formas ar onda ar ciclo ar 'be̲fi
Optimizado para la aplicación IR para PWM3, PWM7, ne PWM11
Perro guardián
Contador de vigilancia de 32 bits
El contador cuenta atrás desde un valor preestablecido hasta 0 Pa indicar ocurrencia 'nar pa espera
WDT puede realizar dos tipos de operaciones cuando se produce el tiempo de espera:
Generar un restablecimiento del sistema
'naha, Genere 'nar interrupción ne, nu'bu̲ rutina hontho hingi dá borra jar t'olo ora da produce 'nar segundo pa espera, genere 'nar restablecimiento ko ya
Longitud de pulso de reinicio programable
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
Totalmente 16 rangos xi hño período pa espera principal
Un perro guardián para aplicaciones no seguras
Un perro guardián para una aplicación segura
Controlador de interrupciones
Soporte 128 Ya 'mui mbo interrupción SPI ar entrada ya 'na'ño componentes
Soporte 16 interrupciones activadas ya software
Dos salidas de interrupción (nFIQ ne nIRQ) 'bu̲ hñe̲gi pa kadu̲ 'nar Cortex — A7, ambos ya sensibles hñets'i'i za̲ ár nthe̲
Admite diferentes prioridades de interrupción para cada fuente de interrupción, ne nzäm'bu̲ ya programables ya software
DMAC
DMA basado en programación de microcódigo
La función DMA de lista vinculada es compatible para completar la transferencia de dispersión y recopilación
Admite tipos de transferencia de datos con memoria a memoria, ar memoria periférico, periférico memoria
Señala la ocurrencia de varios eventos DMA utilizando las señales de salida de interrupción
Un controlador DMA integrado para el sistema
Características de DMAC:
Soporte 8 canales
27 solicitudes hardware periféricos
2 k'ats'i ma ar salida
Soporta la tecnología TrustZone y el estado seguro programable para cada canal DMA
Sistema seguro
Motor de cifrado
Soporte de cifrado SM2 / SM3 / SM4
Soporte SHA — 1, SHA — 256 YÁ 224, SHA — 512 YÁ 384, ne MD5 ko relleno hardware
Elemento de lista de enlaces de soporte (LLI) Transferencia DMA
Soporte AES-128 AES-256 encriptado &erio; descifrar cifrado
Soporte AES BCE/CBC/OFB/CFB/CTR/CTS/XTS
Soporte DES &erio; Cifrado TDES &erio; descifrar cifrado
Soporte en modo DES/TDES BCE/CBC/OFB/CFB
Soporte hasta 4096 bits PKA ja ya matemáticas da RSA yá ECC
Admite una configuración de asta 8 canales
Soporte hasta 256 bits salida TRNG
Soporte de codificación de datos para todos los tipos de DDR
Soporte seguro OTP
Soporte de depuración segura
Soporte de sistema operativo seguro
Buzón
Un buzón en SoC para dar servicio a la comunicación A7 y RISC-V MCU
Admite cuatro elementos de buzón por buzón, Kadu̲ 'nar 'mu̲i mfa̲ts'i 'bu̲i 'nar po̲ts', Registro ya hñä 'nar ts'edi, ne 'nar bit indicador da tsa̲ da 'yot'e 'mai mfats'i ir 'nar interrupción
Proporcionar 32 Registros bloqueo pa ndi ar software ya use pa indicar nu'bu̲ ar buzón xí mpe̲fi
DECOM
Soporte para descomprimir archivos GZIP
Soporte para descomprimir archivos LZ4, da 'ñent'i estructura Nxoge ar formato LZ4 Frame ne ar formato Legacy Frame.
Soporte para descomprimir datos en formato Deflate
Soporte para descomprimir datos en formato ZLIB
Soporte de interrupción completa y salida de interrupción de error
Soporte hash32 check en el proceso de descompresión LZ4
Admite la función de tamaño límite de los datos descomprimidos para evitar que la memoria se destruya maliciosamente durante el proceso de descompresión
Software de soporte para detener el proceso de descompresión
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
1.2.10 Motor gráfico
Motor de gráficos 2D (RGA):
Formatos de origen:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
RGBA5551, RGBA4444
YUV420 plano, YUV420 semiplanar
YUV422 plano, YUV422 semiplanar
YUV de 10 bits para YUV420/422 semiplanar
BPP8, BPP4, BPP2, BPP1
Formatos de destino:
ABGR8888, XBGR888, ARGB8888, XRGB888
RGB888, RGB565
RGBA5551, RGBA4444
YUV420 plano, YUV420 semiplanar
YUV422 plano, YUV422 semiplanar
Conversión de formato de píxel, BT.601/BT.709
Resolución máxima: 8192×8192 fuente, 4096×4096 'mu̲i
BitBlt
Dos fuentes BitBLT:
A + B = B solo BitBLT, 'Nar soporte rota ne escala nu'bu̲ B fijo
A+B=C segunda fuente (B) pe̲ts'i xkagentho ar atributo nä'ä (C) mäs función rotación
Relleno de color con un relleno degradado, ne relleno hmu
Estiramiento ne contracción mar hñets'i rendimiento
Expansión monocromática para renderizado de texto
Nuevo alfa completo por píxel (ar njät'i yá 'ñuu alfa ya hñe̲gi)
Modos de fusión alfa incluyendo Java 2 Ir mezcla composición Porter — Duff, clave ar croma, máscara hmu, desvanecimiento
Operación de tramado
0, 90, 180, 270-rotación ya grado
espejo x, espejo jar ne, ne operación rotación
Procesador de mejora de imagen (IEP):
Formato de imagen
Datos de entrada: YUV420 YÁ YUV422, semiplanar yá plano, Mpa̲ti UV
Datos de salida: YUV420 YÁ YUV422, semiplanar, Mpa̲ti UV, Modo mosaico
Conversión de muestreo descendente YUV de 422 Pa 420
Resolución máxima para imagen dinámica de hasta 1920×1080
Desentrelazado
1.2.11 Interfaz visualización
Uno hasta 24 Interfaz salida vídeo paralelo RGB ar bits
Una interfaz de salida de video BT.1120
Una interfaz MIPI DSI de 4 carriles, asta 1 Gbps ya carril
asta 1080p@60fps
1.2.12 Procesador salida vídeo (VOP)
asta 1920×1080 @60fps
Capa múltiple
Capa de fondo
Capa Win0
Capa Win2
Formato de entrada: RGB888, ARGB888, RGB565, YCbCr422, YCbCr420, YCbCr444
1/8 Pa 8 motor ar escalado nu'bu abajo ne ntsuni mañä
Soporte de pantalla virtual
256 ar mezcla ar za̲ ár nthe̲ alfa (soporte alfa premultiplicado)
Tecla de color de transparencia
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
YCbCr2RGB (rec601 — mpeg yá rec601 — jpeg yá rec709)
RGB2YCbCr (BT.601/BT.709)
Soporte multirregional
Capa Win0 y superposición de capa Win2 intercambiable
Soporta superposición de dominio RGB o YUV
BCSH (Brillo, Contraste, Saturación, Ar za wa ar ñhöñhö)
BCSH: YCbCr2RGB (rec601 — mpeg yá rec601 — jpeg yá rec709)
BCSH: RGB2YCbCr (BT.601/BT.709)
Soporte de ajuste gamma
Soporte dither down allegro RGB888to666 RGB888to565 &erio; ar ñäñho FRC (configurable) RGB888to666
Pantalla blanco ne negra
1.2.13 Interfaz audio
I2S0 con 8 canales
Hasta 8 canales TX ne 8 ruta RX ar canales
Resolución de audio de 16 bits a 32 bits
Frecuencia de muestreo de asta 192 KHz
Proporciona el modo de trabajo maestro y esclavo, software configurable
Soporte 3 Formatos I2S (normal, justificado ar izquierda, da justificado)
Soporte 4 Formatos PCM (xuditho, tarde1, tarde2, tarde3)
El modo I2S y PCM hingi ar xi usar jar xkagentho ar pa
I2S1/I2S2 con 2 canales
Hasta 2 canales pa TX ne 2 ruta RX ar canales
Resolución de audio de 16 bits a 32 bits
Frecuencia de muestreo de asta 192 KHz
Proporciona el modo de trabajo maestro y esclavo, software configurable
Soporte 3 Formatos I2S (normal, justificado ar izquierda, da justificado)
Soporte 4 Formatos PCM (xuditho, tarde1, tarde2, tarde3)
I2S y PCM no se pueden utilizar al mismo tiempo
PDM
Hasta 8 canales
Resolución de audio de 16 bits a 24 ar bits
Frecuencia de muestreo de asta 192 KHz
Soporte PDM master modo de recepción
TDM
Soporte hasta 8 canales pa TX ne 8 canales pa ar ruta RX
Resolución de audio de 16 bits a 32 bits
Frecuencia de muestreo de asta 192 KHz
Proporciona el modo de trabajo maestro y esclavo, software configurable
Soporte 3 Formatos I2S (normal, justificado ar izquierda, da justificado)
Soporte 4 Formatos PCM (xuditho, tarde1, tarde2, tarde3)
Audio PWM
Soporte para convertir PCM a formato PWM
Frecuencia de muestreo de hasta 16x
Soporte de interpolación lineal para sobremuestreo 2x/4x/8x/16
Soporte 8/9/10/11 bits salida PWM ar 'ñuu L/R enmascarable
Códec de audio digital
Soporte ADC digital de 3 canales
Soporte DAC digital de 2 canales
Interfaz I2S / PCM de soporte
Soporte I2S / PCM maestro y modo esclavo
Soporte de transmisión de audio de 4 canales en modo I2S
Soporte de recepción de audio de 2 canales en modo I2S
Soporte de transmisión o recepción de audio de 2 canales en modo PCM
Admite una resolución de muestra de 16 ~ 24 bits tanto para ADC digital como para DAC digital
<span style=”Ar njät'i: #ffffff;”>RV1126 Hoja ar datos Rev 1.4</span>
Tanto el ADC digital como el DAC digital admiten tres grupos de frecuencias de muestreo. Ar Hmunts'i 0 ya 8khz yá 16khz yá 32kHz yá 64kHz yá 128khz, ar Hmunts'i 1 ya 11.025khz/22.05khz/44.1khz/88.2khz/176.4khz ne ya Hmunts'i 2 ya 12khz yá 24khz yá 48khz yá 96khz yá 192khz
La banda de paso de los filtros ADC digitales es 0.45625 * fs
Soporte ondulación digital 'me̲i bi thogi ADC dentro ar +/-0.1dB
La banda de parada de los filtros ADC digitales es de 0.5 * fs
Soporte de atenuación digital de la banda de parada ADC de tso̲kwa menu 60dB
Soporte de control de volumen tanto para ADC digital como para DAC digital
Soporte de control de nivel automático (ALC)ne goxthi mafi pa ADC 'bede
Soporte de comunicación con códec analógico a través de del bus I2C
1.2.14 Conectividad
Interfaz SDIO
Compatible con el protocolo SDIO3.0
Anchos de bus de datos de 4 bits
Controlador Ethernet GMAC 10 yá 100 yá 1000 M
Soporta velocidades transferencia datos 10 yá 100 yá 1000 — Mbps ko ya interfaces RGMII
Soporta velocidades transferencia datos 10 yá 100 Mbps ko ya interfaces RMII
Soporte para operación full-duplex y half-duplex Soporte para descarga de segmentación TCP (Tso) ne descarga segmentación UDP (NJAPU'BEFI) aceleración red<Br>
USB 2.0 Anfitrión
Compatible con USB 2.0 especificación
Soporta alta velocidad(480Mbps), ma nga̲tho velocidad(12Mbps) ne baja velocidad(1.5Mbps) modo
Admite la especificación mejorada de la interfaz del controlador de host (EHCI), Revisión 1.0
Admite la especificación de interfaz de controlador de host abierto (OHCI), Revisión 1.0a
USB 2.0 OTG
Especificación compatible
Especificación de bus serie universal, Revisión 2.0
Interfaz de controlador de host extensible para bus serie universal (xHCI), Revisión 1.1
Control de soporte / Transferencia masiva / interrupción / isócrona
Interfaz SPI
Soporte 2 Controladores SPI, admite yoho salidas seleccionadas ya chip
Soporte de modo serial-master y serial-esclavo, configurable ya software
Interfaz I2C
Soporte 6 Interfaces I2C(I2C0 — I2C5)
Soporta el modo de dirección de 7bits y 10bits
Frecuencia de reloj programable por software
Los datos en el bus I2C se pueden transferir a velocidades de hasta 100k bits / s en el modo estándar, asta 400 ë bits yá s jar modo Rápido, wa asta 1 m bits yá s jar modo rápido Plus
Interfaz UART
Soporte 6 Interfaces UART (UART0 — UART5)
Soporte 5 bit, 6tx'u̲tho, 7tx'u̲tho, ne ya datos serie 8 bits transmiten wa reciben
Bits de comunicación asíncronos estándar, como inicio, parar, ne paridad
Admite diferentes ya entrada pa ar operación UART da uni 'nar velocidad baudios ga 4Mbps
Soporte de modo de control de flujo automático(menu UART2)
1.2.15 Ma 'ra
Múltiples grupos de GPIO
Todos los GPIO se pueden utilizar para generar una interrupción
Disparador de nivel de soporte e interrupción de disparo de borde
Soporte de polaridad configurable de la interrupción del disparador de nivel
Soporte de borde ascendente configurable, borde da ho̲e, ne ambas interrupciones disparo borde
Soporte de dirección de extracción configurable ('nar pull — up débil ne 'nar pull — down débil)
<xí nze̲di>RV1126 Hoja ar datos Rev 1.4</xí nze̲di>
Soporte de potencia de accionamiento configurable
Sensor de temperatura (TS — ADC)
Soporte de modo definido por el usuario y modo automático
En modo definido por el usuario, start_of_conversion ar tsa̲ da controlar completamente ir nge software, ne 'nehe to da generado ya hardware.
En modo automático, ar mpat'i alarma(alta yá baja mpat'i) ar interrupción ar tsa̲ da configurar
En modo automático, Ar mpat'i restablecimiento ko ya to da configurable
Apoyo a 2 'ñuu TS — ADC (utilizado pa CPU ne NPU respectivamente), Ya criterios mpat'i kadu 'ñuu xi da configurables
-40 ~ 125 ° C rango de temperatura y resolución de temperatura de 5 ° C
ADC SAR de 12 bits hasta 732 Frecuencia de muestreo S/s
Aproximación sucesiva ADC (SAR ADC)
Resolución de 10 bits
Frecuencia de muestreo de hasta 1MS/s
6 canales entrada 'nar Honto extremo
OTP
Admite espacio 32Kbit ne 'nar espacio direcciones 4 ë mäs ge 'nar xeni hindi segura.
Soporte da ne programación máscara ya hñä jar 'nar modelo pädi xi hño
Duración del programa de soporte desde 1 Pa 32 tx'u̲tho
Soporte de operación de lectura solo de 8 bits
El programa ne jar dätä hnini da ar xi leer
El programa hindi tsa̲ da abordar el registro
Tipo de paquete
FCCSP de 409 pines (komongu: 14mm x 14 mm; Tamaño ar bola: 0.3mm; lanzamiento pelota: 0.65mm)
Notas:
①: DDR3 yá DDR3L yá DDR4 yá LPDDR3 yá LPDDR4 hingi ar gi japu̲'be̲fi simultáneamente
Descargar
RKDevTool_Release_v2.74
https://drive.google.com/file/d/19rfUc4DJP5bPmdeCoDLsawo9b8zZxKMH/view?usp=sharing
SDK (ko ar ingles
https://drive.google.com/file/d/1CCNWHNNVi8FVG6UXNgrMDYsZx3SrpFyr/view?usp=sharing
Ficha nt'o̲t'e
RV1126 — Vcan1748 Hoja ar datos
RV1126 RV1109 Inicio rápido
Rockchip_RV1126_RV1109_Quick_Start_Linux_EN
Guía pa desarrolladores Rockchip RockX_SDK